[發明專利]半導體封裝測試裝置

在審

• 申請號: 202211033661.5
• 申請日: 2022-08-26
• 公開（公告）號: CN115939083A
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 李率;金玟澈
• 申請（專利權）人: TSE有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/544
• 代理公司: 北京鍾維聯合知識產權代理有限公司 11579
• 代理人: 羅銀燕

本發明涉及半導體封裝測試裝置，當測試半導體封裝時，由測試器施加的測試信號將施加到下部插口、下部封裝、上部插口及上部封裝，在本發明中，可通過去除配置在現有上部插口組件的第二檢查用電路板并在上部插口與上部封裝之間設置具有真空空間部的非彈性絕緣片來確保上部插口組件內的真空管線，以使從真空發生裝置產生的真空壓力順暢地施加到真空拾取器，即使不使用現有第二檢查用電路板，也可同時確認下部封裝是否處于正常狀態及在與上部封裝相結合的狀態下是否正常工作，可大幅縮短上部封裝與下部封裝之間的信號傳輸路徑長度來防止在高速信號傳輸過程中發生的信號延遲和失真，可對高速工作的半導體封裝進行精密測試。

技術領域

本發明涉及半導體封裝測試裝置，更詳細地，涉及用于檢查由下部封裝和上部封裝上下層疊而成的封裝體疊層型(POP)半導體封裝是否正常工作的半導體封裝測試裝置。

背景技術

通常，半導體封裝由微細的電子電路以高密度集成而成，在制造工序中，將進行判斷各個電子電路是否正常的相關測試工序。測試工序是指通過測試半導體封裝是否正常工作來篩選出優質品及殘次品的工序。

在半導體封裝的測試過程中，將用到使半導體封裝的端子與用于施加測試信號的測試器電連接的測試裝置。測試裝置根據作為測試對象的半導體封裝的種類具有多種結構。

最近，隨著可最大限度地減小部件尺寸且快速實現信號傳輸的封裝體疊層型(POP)半導體封裝的使用增加，對用于測試這種半導體封裝的測試裝置的需求也逐漸增加。

封裝體疊層方式是指將具備不同功能的封裝依次層疊在一個封裝上(層疊型)。

由于封裝體疊層方式可最大限度地減少連接配線的長度，因此，可最大限度地減少二維排列時所發生的信號延遲、阻抗失配等的損失，而且，空間上使用垂直方向，因此，可最大限度地增加單位面積的安裝面積來實現大容量、超小型部件。

圖1為示出用于測試封裝體疊層型半導體封裝的現有測試裝置的圖，圖2為示出現有測試裝置的工作的圖。

如圖1及圖2所示，現有的測試裝置1包括：推動器50，可從驅動部(DP)90接收動力來上下移動，在內部形成有真空空間(真空區域)；上部封裝40，安裝在推動器50內；第二檢查用電路板20，安裝有上部封裝40；上部插口70，與第二檢查用電路板20的下部相結合；真空拾取器71，配置在上部插口70的下部，以可真空吸附下部封裝10；以及下部插口60，安裝在第一檢查用電路板(測試器)30(在本說明書中，將檢查用電路板表示為測試器)。

上部插口組件TSA包括：推動器50；上部封裝40，安裝在推動器50內；第二檢查用電路板20，安裝有上部封裝40；上部插口70，與第二檢查用電路板20的下部相聯接；以及真空拾取器71，配置在上部插口70的下部。

上部封裝40在下部設置有端子41，由作為優質品預先篩選的封裝構成，由可用于檢查下部封裝10是否正常工作的Golden?Device構成，下部封裝10可以為設置有下部端子11和上部端子(未圖示)的受檢設備。

上部插口70和下部插口60分別包括第二導電部73及第一導電部61，多個導電粒子沿著厚度方向排列形成在彈性絕緣物質內。

下部插口60安裝在第一檢查用電路板(測試器)30上，在下部插口60的上部面設置有下部封裝10，其下部封裝10的上部面與上部插口70相聯接，使得由測試器30施加的檢查電流經過下部封裝10并通過第二檢查用電路板20施加到上部封裝40來執行電測試。在圖1及圖2中，附圖標記11表示端子，附圖標記80表示引導外殼。

在現有的測試裝置1中，需要使從真空發生裝置VG產生的真空壓力傳遞到真空拾取器71來吸附下部封裝10并使其向下部插口60施加壓力，因此，推動器50的內部空間應維持真空狀態，在真空發生裝置VG與真空拾取器71之間應形成有真空管線VL。