[發明專利]一種LED芯片及其制備方法

在審

• 申請號: 202211017967.1
• 申請日: 2022-08-24
• 公開（公告）號: CN115440865A
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 洪加添;陳威;何勇
• 申請（專利權）人: 福建兆元光電有限公司
• 主分類號: H01L33/44
• 分類號: H01L33/44;H01L33/00
• 代理公司: 福州市博深專利事務所(普通合伙) 35214
• 代理人: 董晗

本發明公開了一種LED芯片及其制備方法，在N型半導體層遠離襯底的一面沉積絕緣層，且絕緣層圍繞量子阱層、P型半導體層以及N電極設置，因此在PN分界處優先覆蓋絕緣材料，能夠在Mesa刻蝕之后ITO層濺射之前生成絕緣層，減少PN分界處因ITO導電物質產生的微漏電；并且通過設置絕緣層，相較于現有技術能夠提高ITO層的面積，增加發光效率并提高芯片亮度，同時在應用端也能充分避免PN分界處的其他導電雜質駐留。

技術領域

本發明涉及半導體技術領域，特別涉及一種LED芯片及其制備方法。

背景技術

發光二極管，簡稱為LED，是一種常用的發光器件，通過電子與空穴復合釋放能量發光。在LED芯片工藝中通常用透明導電層ITO(氧化銦錫)作為電流擴層并提高發光效率。在制作ITO層時通常先用ICP(電感耦合等離子光譜發生儀)刻蝕出Mesa臺階面，露出P型半導體層，然后在上面蒸鍍ITO層，并通過光刻出ITO圖形，最后通過ITO蝕刻，最終在P型半導體層上形成ITO層。因為ITO的導電性，當部分ITO殘留在PN分界處時，將產生漏電，而為了減少漏電需增大腐蝕量來減少ITO的面積，影響了整個發光效率且不能有效的避免漏電的產生。

發明內容

本發明所要解決的技術問題是：提供一種LED芯片及其制備方法，能夠增加LED芯片的發光效率。

為了解決上述技術問題，本發明采用的技術方案為：

一種LED芯片，包括襯底、N型半導體層、量子阱層、P型半導體層、ITO層、絕緣層以及電極；

所述襯底的一面設置有所述N型半導體層，所述N型半導體層遠離所述襯底的一面的第一預設區域依次層疊有所述量子阱層、所述P型半導體層；

所述電極包括N電極和P電極，所述P型半導體層上方依次設置有ITO層和P電極；

所述N型半導體層遠離所述襯底的一面的第二預設區域設置有所述N電極；

所述N型半導體層遠離所述襯底的一面設置有所述絕緣層，且所述絕緣層圍繞所述量子阱層和所述P型半導體層以及所述N電極設置。

為了解決上述技術問題，本發明采用的另一種技術方案為：

一種LED芯片制備方法，包括步驟：

在襯底上依次生長N型半導體層、量子阱層和P型半導體層；

刻蝕所述量子阱層和所述P型半導體層，保留第一預設區域的所述量子阱層和所述P型半導體層；

在所述N型半導體層遠離所述襯底的一面沉積絕緣層，所述絕緣層圍繞所述第一預設區域和第二預設區域設置；

在所述P型半導體層遠離所述量子阱層的一面濺射ITO層，并在所述ITO層遠離所述P型半導體層的一面蒸鍍P電極；

在所述N型半導體層遠離所述襯底的一面的第二預設區域蒸鍍N電極。

本發明的有益效果在于：在N型半導體層遠離襯底的一面沉積絕緣層，且絕緣層圍繞量子阱層、P型半導體層以及N電極設置，因此在PN分界處優先覆蓋絕緣材料，能夠在Mesa刻蝕之后ITO層濺射之前生成絕緣層，減少PN分界處因ITO導電物質產生的微漏電；并且通過設置絕緣層，相較于現有技術能夠提高ITO層的面積，增加發光效率并提高芯片亮度，同時在應用端也能充分避免PN分界處的其他導電雜質駐留。

附圖說明

圖1為本發明實施例的一種LED芯片的示意圖；

圖2為本發明實施例的一種LED芯片制備方法的流程圖；

圖3為現有技術中LED芯片制備ITO層時腐蝕前的示意圖；

圖4為現有技術中LED芯片制備ITO層時腐蝕后的示意圖；