[發(fā)明專利]用于在導電層中形成開口和使用開口的方法

在審

• 申請?zhí)枺?/td>: 202210993525.4
• 申請日: 2022-08-18
• 公開（公告）號: CN115938935A
• 公開（公告）日: 2023-04-07
• 發(fā)明（設計）人: 巴山剛;小冢計介
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L21/3213
• 分類號: H01L21/3213;H10B12/00
• 代理公司: 北京律盟知識產(chǎn)權代理有限責任公司 11287
• 代理人: 江泰維

描述用于在導電層中形成開口和使用所述開口的方法。實例方法包含：形成導電層；在所述導電層上形成第一硬掩模；在所述第一硬掩模上形成第二硬掩模；提供穿過所述第一硬掩模和所述第二硬掩模的開口；以及去除所述導電層在所述開口下方的表面。所述第一硬掩模的硬度可大于所述第二硬掩模的硬度。

技術領域

本公開的實施例大體上涉及半導體裝置，且更確切地說，涉及用于在導電層中形成開口且使用開口的方法。

背景技術

高數(shù)據(jù)可靠性、高存數(shù)據(jù)存取速度、較低功耗和減小的芯片大小是半導體裝置所需要的特征。為了減小芯片大小，電路元件之間的距離已變得越來越短。

半導體裝置包含導體，例如，將電路耦合到布線的接觸插塞。導體可由導電層的導電材料形成。在一些常規(guī)方法中，導電材料可形成于通過蝕刻形成于介電層中的開口中。在一些其它常規(guī)方法中，導體可在可通過蝕刻形成導電層中的開口之后由導電層的剩余導電材料形成。在常規(guī)方法中，常規(guī)硬掩模可用于在導電層中形成開口。舉例來說，此類常規(guī)硬掩模可以是二氧化硅硬掩模(例如，TEOS硬掩模)。硬掩模可形成于導電層上和二氧化硅(SiO2)掩模下方。

常規(guī)硬掩模可在處理(例如，蝕刻)期間被高能量動能(例如，離子、電子或光子)束損壞。因此，導電層的位于掩模的損壞部分下且開口周圍的頂部部分往往會被過度蝕刻。因此，在蝕刻工藝之后，導電層的頂部部分可能變得過度狹窄，這是不合需要的。

發(fā)明內(nèi)容

根據(jù)本公開的一方面，提供一種方法。方法包括：形成導電層；在導電層上形成第一硬掩模；在第一硬掩模上形成第二硬掩模；提供穿過第一硬掩模和第二硬掩模的開口；以及去除導電層在開口下的表面，其中第一硬掩模的硬度大于第二硬掩模的硬度。

根據(jù)本公開的另一方面，提供一種方法。方法包括：通過以下形成位線觸點、位于位線觸點上的位線和位于位線觸點上的介電膜：在位線觸點、位線和介電膜的側上形成在第一方向上延伸的第一開口；在第一開口中的位線觸點和位線以及介電膜的側上形成一或多個介電膜；將導電材料沉積于第一開口中；通過在第二方向上延伸的第二開口在導電材料上提供多個第一硬掩模且在多個對應第一硬掩模上提供多個第二硬掩模；去除第二開口下方的導電材料以形成第三開口；以及將介電材料沉積于第三開口中。

根據(jù)本公開的又一方面，提供了一種設備。設備包括：在第一方向上彼此鄰近的第一電容器觸點和第二電容器觸點；位線觸點，其在第二方向上延伸于第一電容器觸點與第二電容器觸點之間；以及位線，其位于在第二方向上延伸于第一電容器觸點與第二電容器觸點之間的位線觸點上，其中第一電容器觸點和第二電容器觸點包含多晶硅。

附圖說明

圖1A是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖1B是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖1C是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖2A是根據(jù)本公開的實施例的半導體裝置的布局圖。

圖2B是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖3A是根據(jù)本公開的實施例的半導體裝置的布局圖。

圖3B是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖4A是根據(jù)本公開的實施例的半導體裝置的布局圖。

圖4B是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。

圖5A是根據(jù)本公開的實施例的半導體裝置的布局圖。

圖5B是根據(jù)本公開的實施例的半導體裝置的一部分的一個示意性結構的橫截面視圖的圖式。