[發(fā)明專利]片上系統(tǒng)的數(shù)字邏輯自測試方法、裝置、電子設(shè)備和介質(zhì)

在審

• 申請?zhí)枺?/td>: 202210990018.5
• 申請日: 2022-08-17
• 公開（公告）號: CN115356620A
• 公開（公告）日: 2022-11-18
• 發(fā)明（設(shè)計）人: 王旭
• 申請（專利權(quán)）人: 地平線(上海)人工智能技術(shù)有限公司
• 主分類號: G01R31/317
• 分類號: G01R31/317;G01R31/3177
• 代理公司: 北京思源智匯知識產(chǎn)權(quán)代理有限公司 11657
• 代理人: 李洪娟

本公開實(shí)施例公開了一種片上系統(tǒng)的數(shù)字邏輯自測試方法、裝置、電子設(shè)備和介質(zhì)，其中，方法包括：確定片上系統(tǒng)的待測邏輯對象測試對應(yīng)的邏輯向量以及邏輯向量的目標(biāo)數(shù)量；基于邏輯向量對待測邏輯對象進(jìn)行測試，得到待測邏輯對象的測試結(jié)果；對測試結(jié)果進(jìn)行壓縮，獲得壓縮結(jié)果；響應(yīng)于待測邏輯對象完成目標(biāo)數(shù)量的邏輯向量測試，生成待測邏輯對象的測試完成信號；將測試完成信號與壓縮結(jié)果通過中斷傳送方式傳輸?shù)狡舷到y(tǒng)控制模塊。實(shí)現(xiàn)了測試完成信號與壓縮結(jié)果的快速傳輸，有效減少壓縮結(jié)果的傳輸時間，從而減少壓縮結(jié)果的比較結(jié)果等待時間，大大提高測試效率，解決現(xiàn)有技術(shù)中壓縮結(jié)果的比較結(jié)果等待時間較長等問題。

技術(shù)領(lǐng)域

本公開涉及測試技術(shù)，尤其是一種片上系統(tǒng)的數(shù)字邏輯自測試方法、裝置、電子設(shè)備和介質(zhì)。

背景技術(shù)

隨著片上系統(tǒng)(System-On-a-Chip，簡稱：SOC)的測試技術(shù)的發(fā)展，可測試性設(shè)計(Design For Test，簡稱：DFT)技術(shù)已應(yīng)用于集成電路的電路設(shè)計，提升了集成電路的可測試性，其中，基于邏輯內(nèi)建自測試(Logic Built-in Self-Test，簡稱：LBIST)實(shí)現(xiàn)片上系統(tǒng)的內(nèi)部的邏輯測試是一種重要的片上系統(tǒng)的測試方式。通過在片上系統(tǒng)的設(shè)計階段將特殊結(jié)構(gòu)設(shè)置到電路中，使得片上系統(tǒng)電路內(nèi)部信號可以在電路外部觀測到，比如掃描鏈，通過移位寄存器替代普通寄存器，形成掃描鏈，實(shí)現(xiàn)可以從外部控制和觀測電路內(nèi)部觸發(fā)器的信號值。相關(guān)技術(shù)中，通常通過IEEE1687協(xié)議完成片上系統(tǒng)內(nèi)部自測試，由于IEEE1687協(xié)議采用IJTAG(Internal JTAG(Joint TestAction Group，聯(lián)合測試工作組))串行網(wǎng)絡(luò)傳輸，在測試向量結(jié)束后，獲得的響應(yīng)結(jié)果數(shù)字簽名(即響應(yīng)結(jié)果(或稱測試結(jié)果)經(jīng)壓縮獲得的特征符號，也可稱壓縮結(jié)果，比如通過多輸入特征分析寄存器MISR對響應(yīng)結(jié)果進(jìn)行壓縮獲得的特征符號)需要串行移位與參考結(jié)果進(jìn)行比較，或者獲得的響應(yīng)結(jié)果需要串行移位到外設(shè)接口給處理器(CPU)進(jìn)行比較，這兩種方式響應(yīng)結(jié)果數(shù)字簽名的比較分析結(jié)果都需要等待較長時間，從而導(dǎo)致自測試效率較低。

發(fā)明內(nèi)容

為了解決上述現(xiàn)有技術(shù)中壓縮結(jié)果的比較結(jié)果等待時間較長導(dǎo)致自測試效率較低等問題，提出了本公開。本公開的實(shí)施例提供了一種片上系統(tǒng)的數(shù)字邏輯自測試方法、裝置、電子設(shè)備和介質(zhì)。

根據(jù)本公開實(shí)施例的一個方面，提供了一種片上系統(tǒng)的數(shù)字邏輯自測試方法，包括：確定片上系統(tǒng)的待測邏輯對象測試對應(yīng)的邏輯向量以及邏輯向量的目標(biāo)數(shù)量；基于所述邏輯向量對所述待測邏輯對象進(jìn)行測試，得到所述待測邏輯對象的測試結(jié)果；對所述測試結(jié)果進(jìn)行壓縮，獲得所述測試結(jié)果對應(yīng)的壓縮結(jié)果；響應(yīng)于所述待測邏輯對象完成所述目標(biāo)數(shù)量的邏輯向量測試，生成所述待測邏輯對象的測試完成信號；將所述測試完成信號與所述壓縮結(jié)果通過中斷傳送方式傳輸?shù)狡舷到y(tǒng)控制模塊。

根據(jù)本公開實(shí)施例的另一個方面，提供了一種片上系統(tǒng)的數(shù)字邏輯自測試裝置，包括：第一確定模塊，用于確定片上系統(tǒng)的待測邏輯對象測試對應(yīng)的邏輯向量以及邏輯向量的目標(biāo)數(shù)量；第一處理模塊，用于基于所述邏輯向量對所述待測邏輯對象進(jìn)行測試，得到所述待測邏輯對象的測試結(jié)果；第二處理模塊，用于對所述測試結(jié)果進(jìn)行壓縮，獲得所述測試結(jié)果對應(yīng)的壓縮結(jié)果；第三處理模塊，用于響應(yīng)于所述待測邏輯對象完成所述目標(biāo)數(shù)量的邏輯向量測試，生成所述待測邏輯對象的測試完成信號；第四處理模塊，用于將所述測試完成信號與所述壓縮結(jié)果通過中斷傳送方式傳輸?shù)狡舷到y(tǒng)控制模塊。

根據(jù)本公開實(shí)施例的再一方面，提供一種計算機(jī)可讀存儲介質(zhì)，所述存儲介質(zhì)存儲有計算機(jī)程序，所述計算機(jī)程序用于執(zhí)行本公開上述任一實(shí)施例所述的片上系統(tǒng)的數(shù)字邏輯自測試方法。

根據(jù)本公開實(shí)施例的又一方面，提供一種電子設(shè)備，所述電子設(shè)備包括：處理器；用于存儲所述處理器可執(zhí)行指令的存儲器；所述處理器，用于從所述存儲器中讀取所述可執(zhí)行指令，并執(zhí)行所述指令以實(shí)現(xiàn)本公開上述任一實(shí)施例所述的片上系統(tǒng)的數(shù)字邏輯自測試方法；或者，所述電子設(shè)備包括：本公開上述任一實(shí)施例所述的片上系統(tǒng)的數(shù)字邏輯自測試裝置。