[發明專利]半導體器件及其制作方法

在審

• 申請號: 202210949682.5
• 申請日: 2022-08-09
• 公開（公告）號: CN115706147A
• 公開（公告）日: 2023-02-17
• 發明（設計）人: 納文·加納戈納;張基松
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/739;H01L29/861;H01L21/329;H01L21/331
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 王琳;姚開麗

本申請涉及一種半導體器件及其制作方法。一種半導體器件包括背側觸點和襯底。外延場闌區可形成在襯底上，具有隨著與襯底的距離增大而減小的漸變摻雜分布，并且外延漂移區可與外延場闌區相鄰地形成。前側器件可形成在外延漂移區上。

技術領域

本說明書涉及半導體器件及其制作方法。

背景技術

在各種類型的高功率場景中可能需要半導體器件，諸如在電動車輛或太陽能場景中。此類半導體器件可具有各種類型的操作和/或制造約束。例如，除了提供高功率電平之外，可能要求此類半導體器件提供快速切換、低功率損耗、高等級的可靠性(例如，避免過熱)、和成本高效的制造。

發明內容

根據一個一般性方面，一種半導體器件可包括背側觸點、與所述背側觸點相鄰的襯底、以及形成在所述襯底上并具有隨著與所述襯底的距離增大而減小的漸變摻雜分布的外延場闌區。所述半導體器件可包括與所述外延場闌區相鄰的外延漂移區、以及形成在所述外延漂移區上的前側器件。

根據另一一般性方面，一種半導體器件可包括背側觸點、和與所述背側觸點相鄰并且具有第一導電類型的摻雜的襯底。所述半導體器件可包括形成在所述襯底上并且具有隨著與所述襯底的距離增大而減小的第二導電類型的漸變摻雜分布的外延場闌區、與所述外延場闌區相鄰并且具有所述第二導電類型的基本上均勻的摻雜分布的外延漂移區、以及形成在所述外延漂移區上的前側器件。

根據另一一般性方面，一種制造半導體器件的方法可包括在襯底上執行至少一個外延生長工藝，以獲得在所述襯底上的外延場闌區和在所述外延場闌區上的外延漂移區。所述方法還可包括執行前側處理以在所述外延漂移區上形成至少一個前側器件。

一個或多個實施方式的細節在附圖和以下描述中闡明。其他特征將從說明書和附圖中以及從權利要求書中顯而易見。

附圖說明

圖1是具有外延場闌區的半導體器件的簡化視圖。

圖2是圖1的半導體器件的更具體示例性具體實施。

圖3是例示可在圖1和圖2的示例中使用的第一示例性摻雜分布的圖示。

圖4是例示可在圖1和圖2的示例中使用的第二示例性摻雜分布的圖示。

圖5是例示可用于獲得圖3和圖4的示例性摻雜分布的中間摻雜分布的圖示。

圖6是例示用于制造圖1和圖2的示例性半導體器件的第一示例性制造過程的流程圖。

圖7是例示用于制造圖1和圖2的示例性半導體器件的第二示例性制造過程的流程圖。

圖8是與常規示例相比例示示例性具體實施的示例性集電極-發射極電壓和集電極電流的示例性圖示。

具體實施方式

許多高功率半導體器件利用例如被設計為通過阻擋器件的高關斷狀態電場或以其它方式管理器件的關斷狀態行為來促進器件的期望擊穿電壓的漂移區。盡管提供這些和其它優點，但是此類漂移區也表現出許多缺點。

例如，漂移區表現出抑制對應器件的所期望導通行為的比導通電阻(R_{on-_sp})。可能通過改變漂移區的物理特性(例如，其大小或摻雜分布)或器件的物理特性(例如，減小器件通道長度)來降低R_{on_sp}，但是這樣做可能直接導致其它設計困難，諸如總體更大的器件、增大的器件電容、或漂移區的所期望優點(諸如擊穿電壓控制)的降低。

為了便于這些和其它器件約束，一些器件包括場闌層，例如，與漂移區相鄰并且遠離器件區。此類器件中的場闌層可比輕摻雜的漂移區更重地摻雜，并且可能使器件的關斷狀態電場在到達場闌層時突然下降。

然而，在常規場闌器件中，試圖以期望的方式形成此類場闌層是困難的并且是昂貴的。例如，常規場闌層可利用離子注入工藝來被摻雜，離子注入工藝通常是高能量、高成本工藝。