[發(fā)明專利]一種扇出型封裝結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 202210941380.3
• 申請日: 2022-08-08
• 公開（公告）號: CN115020373B
• 公開（公告）日: 2023-05-26
• 發(fā)明（設(shè)計）人: 陳彥亨;林正忠
• 申請（專利權(quán)）人: 盛合晶微半導(dǎo)體（江陰）有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明提供一種扇出型封裝結(jié)構(gòu)及其制造方法，扇出型封裝結(jié)構(gòu)包括：扇出基板單元、二次扇出單元；扇出基板單元的第二頂面與二次扇出單元的第三底面通過第二焊料陣列形成有效電連接，扇出基板單元包括通過導(dǎo)電通孔柱進(jìn)行連接的第一布線層和第二布線層。本發(fā)明通過包括雙層布線層的扇出基板單元作為扇出布線層的基板，縮小了被扇出的電路可達(dá)到的最小線寬，從而提高扇出封裝可實(shí)現(xiàn)的線路密度，縮小扇出封裝所需尺寸；同時利用雙層布線層替代傳統(tǒng)基板，且扇出基板單元和二次扇出單元分開制備后組合的集中制備方法，縮短了整體結(jié)構(gòu)制備需要的時間，提高了生產(chǎn)效率。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，特別是涉及一種扇出型封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著半導(dǎo)體產(chǎn)業(yè)的快速發(fā)展，對封裝結(jié)構(gòu)能夠?qū)崿F(xiàn)的線路密度和最小尺寸都提出了更高要求，由此各種先進(jìn)封裝技術(shù)都應(yīng)運(yùn)而生，其中最受關(guān)注的技術(shù)之一就是扇出封裝。

扇出（FO）封裝技術(shù)通過重布線層（RDL）將焊料凸點(diǎn)和芯片連接起來，使原內(nèi)部線路可以直接通過RDL扇出到芯片，實(shí)現(xiàn)了在3D維度上的線路鍵合，大大縮小了內(nèi)部線路可達(dá)到的線寬。然而當(dāng)使用后裝芯片（chip?last）的封裝方式時，往往需要載板（substrate）來作為支撐結(jié)構(gòu)，載板的使用使整體扇出型封裝結(jié)構(gòu)的尺寸難以做小，且增加了工藝制備時間。

應(yīng)該注意，上面對技術(shù)背景的介紹只是為了方便對本申請的技術(shù)方案進(jìn)行清楚、完整的說明，并方便本領(lǐng)域技術(shù)人員的理解而闡述的，不能僅僅因?yàn)檫@些方案在本申請的背景技術(shù)部分進(jìn)行了闡述而認(rèn)為上述技術(shù)方案為本領(lǐng)域技術(shù)人員所公知。

發(fā)明內(nèi)容

鑒于以上現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種扇出型封裝結(jié)構(gòu)及其制造方法，用于解決現(xiàn)有技術(shù)中扇出封裝集成密度不夠高、制備時間長的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供一種扇出型封裝結(jié)構(gòu)，所述結(jié)構(gòu)包括：扇出基板單元和二次扇出單元；

所述扇出基板單元包括第一焊料陣列、第一布線層、導(dǎo)電通孔柱、第二布線層、抗氧化層、第一封裝層；

所述第一布線層包括相對的第一底面和第一頂面；所述第一焊料陣列設(shè)置于所述第一布線層的所述第一底面上；

所述第二布線層包括相對的第二底面和第二頂面；所述第一頂面和所述第二底面通過所述導(dǎo)電通孔柱形成有效電連接；所述抗氧化層設(shè)置在所述第二頂面上；

所述第一封裝層填充從所述第一頂面到所述第二底面的區(qū)域，包裹所述導(dǎo)電通孔柱；

所述二次扇出單元包括第二封裝層、第三布線層、第二焊料陣列；

所述第三布線層包括相對的第三底面和第三頂面；

所述第二焊料陣列設(shè)置于所述扇出基板單元的所述第二頂面和所述二次扇出單元的所述第三底面之間；所述二次扇出單元被所述第二封裝層填充形成封裝體。

可選地，所述第一封裝層還包裹所述第一布線層和所述第二布線層，填充從所述第一底面到所述第二頂面的區(qū)域。

可選地，所述扇出型封裝結(jié)構(gòu)還包括第一填充層，所述第一填充層填充所述第二焊料陣列內(nèi)部和四周的空隙。

可選地，所述扇出型封裝結(jié)構(gòu)還包括半導(dǎo)體芯片組，所述半導(dǎo)體芯片組設(shè)置在所述二次扇出單元的所述第三頂面上；所述半導(dǎo)體芯片組包括相對的焊接面和外接面；所述半導(dǎo)體芯片組的焊接面與所述第三布線層的所述第三頂面通過電連接結(jié)構(gòu)形成有效電連接；所述半導(dǎo)體芯片組與所述第三頂面之間的所述電連接結(jié)構(gòu)被第二填充層填充；所述第二封裝層填充形成的封裝體包裹所述二次扇出單元、所述半導(dǎo)體芯片組及其之間的所述電連接結(jié)構(gòu)。

可選地，所述第一布線層、所述第二布線層、所述第三布線層均包括依次層疊的多個線路層和多個電介質(zhì)層，以及位于相鄰兩線路層之間的導(dǎo)電通孔。