[發明專利]形成半導體器件的方法

在審

• 申請號: 202210933365.4
• 申請日: 2022-08-04
• 公開（公告）號: CN116153786A
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 吳俊毅;蘇崇毅;林宗達;徐志安
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

形成半導體器件的方法包括：在半導體區域上形成偽柵極堆疊件，在偽柵極堆疊件的側壁上形成柵極間隔件，去除偽柵極堆疊件以在柵極間隔件之間形成凹槽，以及在半導體區域上形成氧化硅層。氧化硅層延伸至凹槽中。在氧化硅層上方沉積高k介電層，并且在高k介電層上方沉積硅層。硅層延伸至凹槽中。高k介電層與硅層在相同的真空環境中原位沉積。該方法還包括對硅層和高k介電層執行退火工藝，去除硅層，以及在高k介電層上方形成柵電極。柵電極填充凹槽。

技術領域

本發明的實施例涉及形成半導體器件的方法。

背景技術

晶體管是集成電路中的基本構建元件。在集成電路的發展中，鰭式場效應晶體管(FinFET)已經用于替代平面晶體管。在FinFET的形成中，形成半導體鰭，并且在半導體鰭上形成偽柵極。偽柵極的形成可以包括沉積諸如多晶硅層的偽層，以及然后將偽層圖案化為偽柵極。在偽柵極堆疊件的側壁上形成柵極間隔件。然后去除偽柵極堆疊件以在柵極間隔件之間形成溝槽。然后在溝槽中形成替換柵極。

發明內容

本發明的實施例提供了一種形成半導體器件的方法，包括：在半導體區域上形成偽柵極堆疊件；在偽柵極堆疊件的側壁上形成柵極間隔件；去除偽柵極堆疊件，以在柵極間隔件之間形成凹槽；在半導體區域上形成氧化硅層，其中，氧化硅層延伸至凹槽中；在氧化硅層上方沉積高k介電層；在高k介電層上方沉積硅層，其中，硅層延伸至凹槽中，并且其中，在相同的真空環境中原位沉積高k介電層與硅層；對硅層和高k介電層執行退火工藝；去除硅層；以及在高k介電層上方形成柵電極，其中，柵電極填充凹槽。

本發明的另一實施例提供了一種形成半導體器件的方法，包括：在突出的半導體鰭上方沉積高k介電層；在高k介電層上方沉積金屬層，并且金屬層接觸高k介電層；在金屬層上方沉積硅層，其中，原位沉積金屬層和硅層；對硅層、金屬層和高k介電層執行退火工藝；以及去除硅層和金屬層，以暴露高k介電層。

本發明的又一實施例提供了一種形成半導體器件的方法，包括：形成延伸至半導體區域的第一部分中的源極/漏極區域；在半導體區域的第二部分上形成界面層；在界面層上方沉積高k柵極介電層；在高k柵極介電層上方沉積金屬層，并且金屬層接觸高k柵極介電層；在金屬層上方沉積硅層，其中，硅層具有小于1nm的厚度；在硅層位于金屬層上方的情況下，執行退火工藝；去除硅層和金屬層；以及在高k柵極介電層上方形成柵電極以形成柵極堆疊件。

附圖說明

當結合附圖閱讀時，從以下詳細描述可以最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各種部件未按比例繪制。實際上，為了討論的清楚起見，可以任意地增大或減小各種部件的尺寸。

圖1至圖9、圖10A、圖10B、圖10C、圖11A、圖11B、圖11C、圖12A、圖12B、圖13A、圖13B、圖14A、圖14B、圖15A、圖15B、圖15C和圖16示出了根據一些實施例的在鰭式場效應晶體管(FinFET)的形成中的中間階段的立體圖和截面圖。

圖17示出了根據一些實施例的用于形成FinFET的工藝流程。

具體實施方式

以下公開提供了許多用于實現本發明的不同特征的不同的實施例或示例。下面描述了組件和布置的具體示例以簡化本發明。當然，這些僅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成附加部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在各個示例中重復參考數字和/或字母。該重復是用于簡單和清楚的目的，并且其本身不指示討論的實施例和/或配置之間的關系。