[發(fā)明專利]形成半導體器件的方法

在審

• 申請?zhí)枺?/td>: 202210933365.4
• 申請日: 2022-08-04
• 公開（公告）號: CN116153786A
• 公開（公告）日: 2023-05-23
• 發(fā)明（設計）人: 吳俊毅;蘇崇毅;林宗達;徐志安
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種形成半導體器件的方法，包括：

在半導體區(qū)域上形成偽柵極堆疊件；

在所述偽柵極堆疊件的側(cè)壁上形成柵極間隔件；

去除所述偽柵極堆疊件，以在所述柵極間隔件之間形成凹槽；

在所述半導體區(qū)域上形成氧化硅層，其中，所述氧化硅層延伸至所述凹槽中；

在所述氧化硅層上方沉積高k介電層；

在所述高k介電層上方沉積硅層，其中，所述硅層延伸至所述凹槽中，并且其中，在相同的真空環(huán)境中原位沉積所述高k介電層與所述硅層；

對所述硅層和所述高k介電層執(zhí)行退火工藝；

去除所述硅層；以及

在所述高k介電層上方形成柵電極，其中，所述柵電極填充所述凹槽。

2.根據(jù)權(quán)利要求1所述的方法，還包括：在所述高k介電層上方沉積含金屬覆蓋層，其中，所述硅層沉積在所述含金屬覆蓋層上方，并且其中，在所述相同的真空環(huán)境中原位沉積所述高k介電層、所述含金屬覆蓋層和所述硅層。

3.根據(jù)權(quán)利要求2所述的方法，其中，所述含金屬覆蓋層包括選自由Al、Cu、Ti、Co、Hf、Cr、Ta、W、V、Mo和它們的組合組成的組中的金屬。

4.根據(jù)權(quán)利要求2所述的方法，還包括：在所述退火工藝之后，去除所述含金屬覆蓋層。

5.根據(jù)權(quán)利要求1所述的方法，還包括：在所述相同的真空環(huán)境被破壞之后并且在所述退火工藝之前，在所述硅層上方沉積附加硅層。

6.根據(jù)權(quán)利要求1所述的方法，還包括：在所述相同的真空環(huán)境被破壞之前，執(zhí)行附加退火工藝。

7.根據(jù)權(quán)利要求1所述的方法，其中，所述硅層具有小于1nm的厚度。

8.根據(jù)權(quán)利要求7所述的方法，其中，所述硅層的所述厚度在0.5nm和1nm之間的范圍內(nèi)。

9.一種形成半導體器件的方法，包括：

在突出的半導體鰭上方沉積高k介電層；

在所述高k介電層上方沉積金屬層，并且所述金屬層接觸所述高k介電層；

在所述金屬層上方沉積硅層，其中，原位沉積所述金屬層和所述硅層；

對所述硅層、所述金屬層和所述高k介電層執(zhí)行退火工藝；以及

去除所述硅層和所述金屬層，以暴露所述高k介電層。

10.一種形成半導體器件的方法，包括：

形成延伸至半導體區(qū)域的第一部分中的源極/漏極區(qū)域；

在所述半導體區(qū)域的第二部分上形成界面層；

在所述界面層上方沉積高k柵極介電層；

在所述高k柵極介電層上方沉積金屬層，并且所述金屬層接觸所述高k柵極介電層；

在所述金屬層上方沉積硅層，其中，所述硅層具有小于1nm的厚度；

在所述硅層位于所述金屬層上方的情況下，執(zhí)行退火工藝；

去除所述硅層和所述金屬層；以及

在所述高k柵極介電層上方形成柵電極以形成柵極堆疊件。