[發明專利]具有增大元件密度的同構管芯堆疊

在審

• 申請號: 202210926399.0
• 申請日: 2022-08-03
• 公開（公告）號: CN115863328A
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 馬赫什·K·庫馬什卡爾;迪拉杰·蘇貝爾蒂;安克雷迪·納拉馬爾普;穆德·阿爾塔夫·侯賽因;阿圖爾·馬赫什瓦里
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L25/18
• 分類號: H01L25/18;H01L23/488;H01L23/535;H01L21/50;H01L25/065;H10B41/10;H10B41/20;H10B43/10;H10B43/20
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李麗

本公開提供了具有增大元件密度的同構管芯堆疊。一種集成電路器件，包括：多個微凸塊；以及頂部可編程結構管芯，其包括第一可編程結構和耦合到多個微凸塊的第一微凸塊接口。該集成電路器件還包括底部可編程結構管芯，其具有第二可編程結構和經由與多個微凸塊的耦合而耦合到第一微凸塊接口的第二微凸塊接口。頂部可編程結構管芯和底部可編程結構管芯具有相同的設計。此外，頂部可編程結構管芯和底部可編程結構管芯被布置在三維管芯布置中，使得頂部可編程結構管芯在底部可編程結構管芯上方被翻轉。

技術領域

本公開涉及同構管芯的管芯堆疊。具體地，同構管芯是使用相同的工藝制造的，并且具有相同的形狀。

背景技術

該部分旨在向讀者介紹可能與在下面描述和/或要求保護的本技術的各個方面有關的技術的各個方面。該論述被認為有助于為讀者提供背景信息，以促進對本公開的各個方面的更好理解。因此，應注意，應該從這個角度解讀這些陳述，而不是將這些陳述作為任何形式的承認。

集成電路存在于眾多電子設備中，包括手持設備、計算機、游戲系統、機器人器件、汽車等。這些集成電路常常被放置在相互通信的硅管芯或芯片上。當多個集成電路被包括在同一封裝中時，集成電路可能使用不同的工藝和/或形狀因數。例如，集成電路之一(例如，底部集成電路)可以包含硅通孔(TSV)，而另一個集成電路不包含TSV，導致集成電路具有不同的布局。每種不同的集成電路布局對應于不同的開發周期。因此，包含具有不同開發周期的不同集成電路可能會增加用于開發封裝并將封裝推向市場的時間和/或成本。

發明內容

本公開的一方面提供了一種集成電路器件。該集成電路器件包括：多個微凸塊；頂部可編程結構(fabric)管芯，該頂部可編程結構管芯包括第一可編程結構和耦合到多個微凸塊的第一微凸塊接口；以及底部可編程結構管芯，該底部可編程結構管芯包括第二可編程結構和第二微凸塊接口，該第二微凸塊接口經由與多個微凸塊的耦合而耦合到第一微凸塊接口，其中頂部可編程結構管芯和底部可編程結構管芯具有相同的設計，并且頂部可編程結構管芯和底部可編程結構管芯被布置在三維管芯布置中，使得頂部可編程結構管芯在底部可編程結構管芯上方被翻轉。

本公開的另一方面提供了一種集成電路器件。該集成電路器件包括：半導體器件；多個微凸塊；頂部可編程結構管芯，該頂部可編程結構管芯包括第一可編程結構、第一硅通孔以及第一微凸塊接口，該第一硅通孔耦合到半導體器件，該第一微凸塊接口耦合到多個微凸塊，其中，半導體器件耦合到頂部可編程結構管芯；以及底部可編程結構管芯，該底部可編程結構管芯包括第二可編程結構、第二硅通孔以及第二微凸塊接口，該第二硅通孔未在底部可編程結構管芯的任何一側上暴露，該第二微凸塊接口經由與多個微凸塊的耦合而與第一微凸塊接口耦合。

本公開的另一方面提供了一種制造可編程邏輯器件的方法。該方法包括：使用工藝形成具有第一多個硅通孔的第一可編程邏輯管芯；使用工藝形成具有第二多個硅通孔的第二可編程邏輯管芯；以及通過翻轉第一可編程邏輯管芯，使用微凸塊將第一可編程邏輯管芯和第二可編程邏輯管芯一起安裝在倒裝芯片封裝中。

附圖說明

在閱讀以下具體實施方式之后并在參考附圖之后，可以更好地理解本公開的各個方面，在附圖中：

圖1是根據一實施例的用于對包括可編程結構的集成電路進行編程的過程的框圖；

圖2是根據一實施例的圖1的可編程結構的圖示；

圖3是根據一實施例的包括異構集成電路的異構封裝的圖示，該異構集成電路包括圖2的可編程結構；

圖4是根據一實施例的包括同構集成電路的同構封裝的圖示，該同構集成電路包括圖2的可編程結構；

圖5是根據一替代實施例的包括同構集成電路的同構封裝的示意圖，該同構集成電路包括圖2的可編程結構；

圖6是根據一實施例的示出具有同構集成電路的同構封裝的周邊連通性的圖示；以及