[發明專利]半導體封裝

在審

• 申請號: 202210924314.5
• 申請日: 2022-08-02
• 公開（公告）號: CN115810597A
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 高榮范
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L25/18;H10B80/00;H01L21/60
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 吳曉兵;倪斌

1.一種半導體封裝，包括：

基礎重分布層；

多個封裝連接構件，附著到所述基礎重分布層的下表面；

第一半導體芯片，設置在所述基礎重分布層上；

至少兩個芯片堆疊，在所述第一半導體芯片上沿豎直方向堆疊，所述至少兩個芯片堆疊中的每個芯片堆疊包括電連接到所述第一半導體芯片的多個第二半導體芯片；

第一模制層，覆蓋所述第一半導體芯片的上表面并且圍繞所述至少兩個芯片堆疊；

第三半導體芯片，設置在所述基礎重分布層和所述第一半導體芯片之間，并且在所述豎直方向上與所述至少兩個芯片堆疊中的每個芯片堆疊的至少一部分重疊；

多個連接柱，設置在所述基礎重分布層和所述第一半導體芯片之間，所述多個連接柱被配置為將所述基礎重分布層電連接到所述第一半導體芯片并且在水平方向上與所述第三半導體芯片問隔開；以及

第二模制層，在所述基礎重分布層和所述第一半導體芯片之間圍繞所述第三半導體芯片和所述多個連接柱。

2.根據權利要求1所述的半導體封裝，其中，所述第一半導體芯片的有源表面面對所述多個第二半導體芯片的有源表面。

3.根據權利要求1所述的半導體封裝，其中，所述第一半導體芯片的水平寬度和水平面積等于所述第一模制層、所述第二模制層和所述基礎重分布層中的每一個的水平寬度和水平面積。

4.根據權利要求1所述的半導體封裝，還包括：

連接重分布層，設置在所述第一半導體芯片和所述第二模制層之間，

其中，所述第三半導體芯片的有源表面面對所述連接重分布層。

5.根據權利要求4所述的半導體封裝，其中，所述第三半導體芯片的無源表面接觸所述基礎重分布層的上表面。

6.根據權利要求4所述的半導體封裝，其中，所述第三半導體芯片的無源表面、所述多個連接柱的下表面和所述第二模制層的下表面在相同的豎直高度處以彼此共面。

7.根據權利要求1所述的半導體封裝，其中，所述第三半導體芯片的有源表面面對所述基礎重分布層。

8.根據權利要求6所述的半導體封裝，其中，所述第三半導體芯片包括：管芯粘合膜，附著到所述第三半導體芯片的無源表面并且附著到所述連接重分布層的下表面。

9.根據權利要求7所述的半導體封裝，其中，所述第三半導體芯片通過所述第三半導體芯片的下表面和所述基礎重分布層之間的多個芯片連接構件電連接到所述基礎重分布層，并且

其中，所述多個芯片連接構件的下表面、所述多個連接柱的下表面和所述第二模制層的下表面被設置在相同的豎直高度處以彼此共面。

10.根據權利要求1所述的半導體封裝，其中，所述第一半導體芯片和所述多個第二半導體芯片構成高寬帶存儲器HBM，并且

其中，所述第三半導體芯片包括圖形處理單元GPU芯片。

11.根據權利要求5所述的半導體封裝，其中，所述至少兩個芯片堆疊中的每個芯片堆疊包括在所述豎直方向上堆疊的n個第二半導體芯片，其中n是2的倍數，并且

其中，所述第三半導體芯片的厚度小于所述第一半導體芯片和所述至少兩個芯片堆疊的總厚度的1/n。