[發(fā)明專利]具有過驅(qū)動能力的后驅(qū)動器和芯片在審
| 申請?zhí)枺?/td> | 202210911066.0 | 申請日： | 2022-07-29 |
| 公開（公告）號： | CN115811310A | 公開（公告）日： | 2023-03-17 |
| 發(fā)明（設(shè)計）人： | 艾飛;徐薪承 | 申請（專利權(quán)）人： | 聯(lián)發(fā)科技股份有限公司 |
| 主分類號： | H03K19/003 | 分類號： | H03K19/003;H03K19/0185;H03K17/041;H03K17/687 |
| 代理公司： | 深圳市威世博知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44280 | 代理人： | 張祺浩 |
| 地址： | 中國臺灣新竹*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 驅(qū)動 能力 驅(qū)動器 芯片 | ||
本發(fā)明提供了一種具有過驅(qū)動能力的后驅(qū)動器和芯片。第一偏置電路被配置為：當(dāng)下拉電路被使能時，在后驅(qū)動器的輸出端和上拉電路的第一P溝通金屬氧化物半導(dǎo)體(PMOS)晶體管的柵極之間提供第一電壓偏移。第二偏置電路被配置為：當(dāng)上拉電路被使能時，在后驅(qū)動器的輸出端和下拉電路的第一N溝道金屬氧化物半導(dǎo)體(NMOS)晶體管的柵極之間提供第二電壓偏移。因此，盡管上拉電路中的PMOS晶體管和下拉電路中的NMOS晶體管由過驅(qū)動電壓供電，但它們都能夠得到很好的保護。
技術(shù)領(lǐng)域
本發(fā)明通常涉及驅(qū)動電路，更特別地，涉及具有過驅(qū)動能力的后驅(qū)動器和芯片。
背景技術(shù)
隨著半導(dǎo)體制造技術(shù)的發(fā)展(例如，縮小到5nm、4nm、3nm或以下)，最大施加電壓被抑制(例如，遠低于7nm產(chǎn)品的最大施加電壓)。如果同一印刷電路板(printed circuitboard，PCB)上存在幾代芯片，則需要進行過驅(qū)動(overdrive)設(shè)計。例如，電源系統(tǒng)不僅為新一代芯片提供1.5V電壓，還為老一代芯片提供3.3V電壓，這意味著針對新一代芯片需要過驅(qū)動技術(shù)。
通常，與用于操作新一代晶體管的額定電壓(nominal voltage，亦可互換地描述為“標(biāo)稱電壓”)VDD相比，過驅(qū)動電壓使用額定電壓VDD的兩倍加上增量電壓VX。例如，額定電壓VDD可能為1.5V，而過驅(qū)動電壓(2VDD+VX)為3.3V。增量電壓VX(例如，0.3V)可能會導(dǎo)致晶體管損壞。例如，柵極-漏極電壓(gate-drain voltage)可能高達VDD+VX(其大于額定電壓VDD)，從而損壞晶體管。此外，傳統(tǒng)的過驅(qū)動設(shè)計需要多路復(fù)用器(multiplexers)，這會導(dǎo)致可靠性問題。因此，需要一種新的過驅(qū)動設(shè)計。
發(fā)明內(nèi)容
以下發(fā)明內(nèi)容僅是說明性的，而無意于以任何方式進行限制。即，提供以下概述來介紹本文描述的新穎和非顯而易見的技術(shù)的概念，重點，益處和優(yōu)點。選擇的實施方式在下面的詳細描述中進一步描述。因此，以下發(fā)明內(nèi)容既不旨在標(biāo)識所要求保護的主題的必要特征，也不旨在用于確定所要求保護的主題的范圍。
本發(fā)明的示例性實施例提供了一種具有過驅(qū)動能力的后驅(qū)動器和芯片。
第一方面，本發(fā)明提供一種后驅(qū)動器，其中，該后驅(qū)動器包括上拉電路、下拉電路、第一偏置電路和第二偏置電路。上拉電路具有串聯(lián)耦接在過驅(qū)動電壓源和該后驅(qū)動器的輸出端之間的多個P溝道金屬氧化物半導(dǎo)體PMOS晶體管，其中，該多個PMOS晶體管中的第一PMOS晶體管的漏極耦接該后驅(qū)動器的輸出端。下拉電路具有串聯(lián)耦接在該后驅(qū)動器的輸出端和接地端之間的多個N溝道金屬氧化物半導(dǎo)體NMOS晶體管，其中，該多個NMOS晶體管中的第一NMOS晶體管的漏極耦接該后驅(qū)動器的輸出端。第一偏置電路被配置為：當(dāng)該下拉電路被使能時，在該后驅(qū)動器的輸出端和該第一PMOS晶體管的柵極之間提供第一電壓偏移，以在該下拉電路被使能時增大該第一PMOS晶體管的柵極處的電壓電平。第二偏置電路被配置為：當(dāng)該上拉電路被使能時，在該后驅(qū)動器的輸出端和該第一NMOS晶體管的柵極之間提供第二電壓偏移，以在該上拉電路被使能時降低該第一NMOS晶體管的柵極處的電壓電平。
在一些實施例中，該過驅(qū)動電壓源用于提供過驅(qū)動電壓，該過驅(qū)動電壓為該后驅(qū)動器的額定電壓的兩倍加上增量電壓；以及，該第一電壓偏移和該第二電壓偏移取決于該增量電壓。
在一些實施例中，該多個PMOS晶體管中的第二PMOS晶體管的漏極耦接到該第一PMOS晶體管的源極；以及，當(dāng)該下拉電路被使能時，該第二PMOS晶體管的漏極處的電壓電平因該第一電壓偏移而升高，從而該第二PMOS晶體管得到保護。
在一些實施例中，該第二PMOS晶體管的柵極由保護電壓偏置，該保護電壓等于該額定電壓加上該增量電壓。
在一些實施例中，該多個NMOS晶體管中的第二NMOS晶體管的漏極耦接到該第一NMOS晶體管的源極；以及，當(dāng)該上拉電路被使能時，該第二NMOS晶體管的漏極處的電壓電平因該第二電壓偏移而下降，從而該第二NMOS晶體管得到保護。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)發(fā)科技股份有限公司，未經(jīng)聯(lián)發(fā)科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202210911066.0/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
