[發明專利]具有過驅動能力的后驅動器和芯片

在審

• 申請號: 202210911066.0
• 申請日: 2022-07-29
• 公開（公告）號: CN115811310A
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 艾飛;徐薪承
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185;H03K17/041;H03K17/687
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 張祺浩

1.一種后驅動器，其特征在于，該后驅動器包括：

上拉電路，具有串聯耦接在過驅動電壓源和該后驅動器的輸出端之間的多個P溝道金屬氧化物半導體PMOS晶體管，其中，該多個PMOS晶體管中的第一PMOS晶體管的漏極耦接該后驅動器的輸出端；

下拉電路，具有串聯耦接在該后驅動器的輸出端和接地端之間的多個N溝道金屬氧化物半導體NMOS晶體管，其中，該多個NMOS晶體管中的第一NMOS晶體管的漏極耦接該后驅動器的輸出端；

第一偏置電路，被配置為：當該下拉電路被使能時，在該后驅動器的輸出端和該第一PMOS晶體管的柵極之間提供第一電壓偏移，以在該下拉電路被使能時增大該第一PMOS晶體管的柵極處的電壓電平；以及

第二偏置電路，被配置為：當該上拉電路被使能時，在該后驅動器的輸出端和該第一NMOS晶體管的柵極之間提供第二電壓偏移，以在該上拉電路被使能時降低該第一NMOS晶體管的柵極處的電壓電平。

2.如權利要求1所述的后驅動器，其特征在于，該過驅動電壓源用于提供過驅動電壓，該過驅動電壓為該后驅動器的額定電壓的兩倍加上增量電壓；以及，該第一電壓偏移和該第二電壓偏移取決于該增量電壓。

3.如權利要求2所述的后驅動器，其特征在于，該多個PMOS晶體管中的第二PMOS晶體管的漏極耦接到該第一PMOS晶體管的源極；以及，當該下拉電路被使能時，該第二PMOS晶體管的漏極處的電壓電平因該第一電壓偏移而升高，從而該第二PMOS晶體管得到保護。

4.如權利要求3所述的后驅動器，其特征在于，該第二PMOS晶體管的柵極由保護電壓偏置，該保護電壓等于該額定電壓加上該增量電壓。

5.如權利要求2所述的后驅動器，其特征在于，該多個NMOS晶體管中的第二NMOS晶體管的漏極耦接到該第一NMOS晶體管的源極；以及，當該上拉電路被使能時，該第二NMOS晶體管的漏極處的電壓電平因該第二電壓偏移而下降，從而該第二NMOS晶體管得到保護。

6.如權利要求5所述的后驅動器，其特征在于，該第二NMOS晶體管的柵極被該額定電壓偏置。

7.如權利要求4所述的后驅動器，其特征在于，該后驅動器還包括第三NMOS晶體管，該第三NMOS晶體管的柵極耦接到該第二PMOS晶體管的漏極，該第三NMOS晶體管的漏極被該保護電壓偏置，以及，該第三NMOS晶體管的源極耦接到該第一PMOS晶體管的柵極。

8.如權利要求7所述的后驅動器，其特征在于，該第一偏置電路包括串聯耦接的多個二極管，以在該下拉電路被使能時提供該第一電壓偏移。

9.如權利要求8所述的后驅動器，其特征在于，該第一電壓偏移平衡了該增量電壓。

10.如權利要求6所述的后驅動器，其特征在于，該后驅動器還包括第三PMOS晶體管，該第三PMOS晶體管的柵極耦接到該第二NMOS晶體管的漏極，該第三PMOS晶體管的漏極被該額定電壓偏置，以及，該第三PMOS晶體管的源極耦接到該第一NMOS晶體管的柵極。

11.如權利要求10所述的后驅動器，其特征在于，該第二偏置電路包括串聯耦接的多個二極管，以在該上拉電路被使能時提供第二電壓偏移。

12.如權利要求11所述的后驅動器，其特征在于，該第二電壓偏移平衡了該增量電壓。

13.如權利要求7所述的后驅動器，其特征在于，該多個PMOS晶體管中的第四PMOS晶體管的源極耦接到該過驅動電壓源，該第四PMOS晶體管的漏極耦接到該第二PMOS晶體管的源極，以及，第四PMOS晶體管的柵極接收第一控制信號，

其中：

為了使能該上拉電路，該第一控制信號為該保護電壓；以及

為了禁用該上拉電路，該第一控制信號為該額定電壓的兩倍加上該增量電壓。