[發(fā)明專利]高壓半導(dǎo)體開(kāi)關(guān)

在審

• 申請(qǐng)?zhí)枺?/td>: 202210895243.0
• 申請(qǐng)日: 2022-07-26
• 公開(kāi)（公告）號(hào): CN115694456A
• 公開(kāi)（公告）日: 2023-02-03
• 發(fā)明（設(shè)計(jì)）人: 大衛(wèi)·A·迪恩;保羅·M·沃金;克里斯多夫·蘭格
• 申請(qǐng)（專利權(quán)）人: 量子計(jì)算有限責(zé)任公司
• 主分類號(hào): H03K17/687
• 分類號(hào): H03K17/687
• 代理公司: 北京柏杉松知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11413
• 代理人: 程強(qiáng);謝攀

提供了一種高壓半導(dǎo)體開(kāi)關(guān)。高壓半導(dǎo)體開(kāi)關(guān)包括一個(gè)或更多個(gè)開(kāi)關(guān)子電路，其中，每個(gè)開(kāi)關(guān)子電路可以包括一個(gè)或更多個(gè)FET電路和電壓移位晶體管。高壓半導(dǎo)體開(kāi)關(guān)可以基于操作和環(huán)境要求來(lái)配置，操作和環(huán)境要求例如量子計(jì)算系統(tǒng)的操作和環(huán)境要求，其中，高壓開(kāi)關(guān)可以位于低溫恒溫器或真空室中。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2021年7月26日提交的美國(guó)臨時(shí)專利申請(qǐng)序列號(hào)63/225,801的權(quán)益，其全部?jī)?nèi)容通過(guò)引用并入本文以用于所有目的。

技術(shù)領(lǐng)域

各個(gè)實(shí)施例涉及高壓半導(dǎo)體開(kāi)關(guān)。例如，一些實(shí)施例涉及包括具有一個(gè)或更多個(gè)電壓移位晶體管的一個(gè)或更多個(gè)FET電路的高壓半導(dǎo)體開(kāi)關(guān)，一個(gè)或更多個(gè)電壓移位晶體管例如在量子計(jì)算機(jī)的電開(kāi)關(guān)電路中使用，以控制信號(hào)流向離子阱的電壓移位晶體管。

背景技術(shù)

使用諸如場(chǎng)效應(yīng)晶體管(FET)的晶體管的電開(kāi)關(guān)電路具有可能會(huì)限制這樣的電開(kāi)關(guān)電路可以使用的環(huán)境的實(shí)際限制。這樣的限制可能是由于使用FET的電開(kāi)關(guān)電路的組成，或可能是由于FET的制造。例如，用于各種專業(yè)應(yīng)用的電路(例如用于大規(guī)模量子計(jì)算機(jī)的電路)可以使用(除其它外)比傳統(tǒng)電路高的電壓。例如，傳統(tǒng)的電開(kāi)關(guān)電路已使用例如固有上限為5伏的CMOS技術(shù)，其不能滿足例如可能要求高壓的量子計(jì)算機(jī)的操作標(biāo)準(zhǔn)。電路的操作標(biāo)準(zhǔn)也可能有更高的要求，例如要求半導(dǎo)體開(kāi)關(guān)滿足特定的操作標(biāo)準(zhǔn)，包括但不限于噪聲要求或延遲要求。通過(guò)所施加的努力、獨(dú)創(chuàng)性和創(chuàng)新，通過(guò)開(kāi)發(fā)根據(jù)本發(fā)明實(shí)施例構(gòu)造的解決方案，解決了現(xiàn)有半導(dǎo)體開(kāi)關(guān)的許多不足，本文詳細(xì)描述本發(fā)明的許多示例。

發(fā)明內(nèi)容

示例實(shí)施例提供用于高壓半導(dǎo)體開(kāi)關(guān)的裝置、系統(tǒng)、方法、計(jì)算機(jī)程序產(chǎn)品等。例如，各個(gè)實(shí)施例提供用于在量子計(jì)算機(jī)中使用的裝置、系統(tǒng)、方法、計(jì)算機(jī)程序產(chǎn)品等，包括在量子計(jì)算機(jī)的開(kāi)關(guān)網(wǎng)絡(luò)中用作用于離子阱電極控制的高壓半導(dǎo)體開(kāi)關(guān)。如本文所討論的，高壓半導(dǎo)體開(kāi)關(guān)還可用于使用高壓半導(dǎo)體開(kāi)關(guān)的其它應(yīng)用中。

在示例實(shí)施例中，并且根據(jù)本公開(kāi)的一個(gè)方面，高壓半導(dǎo)體開(kāi)關(guān)包括第一開(kāi)關(guān)子電路和第二開(kāi)關(guān)子電路。在一些情況下，第一開(kāi)關(guān)子電路包括一個(gè)或更多個(gè)FET電路和第一電壓移位FET，其中，第一開(kāi)關(guān)子電路的第一FET電路包括第一FET和第二FET；并且，第二開(kāi)關(guān)子電路包括一個(gè)或更多個(gè)FET電路和第二電壓移位晶體管，其中，第二開(kāi)關(guān)子電路的第一FET電路包括第三FET和第四FET。在一些情況下，第一FET、第二FET、第三FET、第四FET、第一電壓移位FET和第二電壓移位晶體管中的每個(gè)都包括柵極、漏極和源極。在一些情況下，第一FET的柵極和第二FET的柵極連接到第一開(kāi)關(guān)子電路的柵極端子；第三FET的柵極和第四FET的柵極連接到第二開(kāi)關(guān)子電路的柵極端子；第一FET的源極、第二FET的源極和第一電壓移位FEIT的柵極相連；第三FET的源極、第四FET的源極和第二電壓移位FET的柵極相連。在一些情況下，輸入端子連接到第一FET的漏極和第四FET的漏極，輸出端子連接到第二FET的漏極和第三FET的漏極。

在示例實(shí)施例中，高壓半導(dǎo)體開(kāi)關(guān)的輸出端子連接到量子計(jì)算系統(tǒng)的離子阱。在示例實(shí)施例中，高壓半導(dǎo)體開(kāi)關(guān)位于量子計(jì)算系統(tǒng)的低溫恒溫器中。在示例實(shí)施例中，第一FET和第二FET是p溝道FET，并且第三FET和第四FET是n溝道FET。在示例實(shí)施例中，第一FET、第二FET、第三FET和第四FET是DMOS FET。在示例實(shí)施例中，第一開(kāi)關(guān)子電路還包括第二FET電路，其中，第一開(kāi)關(guān)子電路的第一FET電路和第一開(kāi)關(guān)子電路的第二FET電路并聯(lián)連接。在示例實(shí)施例中，第一開(kāi)關(guān)子電路的一個(gè)或更多個(gè)FET電路與第二開(kāi)關(guān)子電路的一個(gè)或更多個(gè)FET電路的比率大于一。在示例實(shí)施例中，第一開(kāi)關(guān)子電路的一個(gè)或更多個(gè)FET電路與第二開(kāi)關(guān)子電路的一個(gè)或更多個(gè)FET電路的比率小于一。在示例實(shí)施例中，高壓半導(dǎo)體開(kāi)關(guān)被配置為在20開(kāi)爾文或低于20開(kāi)爾文時(shí)不會(huì)出現(xiàn)凍結(jié)。在示例實(shí)施例中，高壓半導(dǎo)體開(kāi)關(guān)被單片集成到半導(dǎo)體材料中。