[發明專利]高壓半導體開關

在審

• 申請號: 202210895243.0
• 申請日: 2022-07-26
• 公開（公告）號: CN115694456A
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 大衛·A·迪恩;保羅·M·沃金;克里斯多夫·蘭格
• 申請（專利權）人: 量子計算有限責任公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京柏杉松知識產權代理事務所(普通合伙) 11413
• 代理人: 程強;謝攀

1.一種高壓半導體開關，包括：

第一開關子電路，其包括一個或更多個FET電路和第一電壓移位FET，其中，所述第一開關子電路的第一FET電路包括第一FET和第二FET；

第二開關子電路，其包括一個或更多個FET電路和第二電壓移位晶體管，其中，所述第二開關子電路的第一FET電路包括第三FET和第四FET；

其中，所述第一FET、第二FET、第三FET、第四FET、第一電壓移位FET和第二電壓移位晶體管中的每個都包括柵極、漏極和源極；

其中：

所述第一FET的柵極和所述第二FET的柵極連接到所述第一開關子電路的柵極端子；

所述第三FET的柵極和所述第四FET的柵極連接到所述第二開關子電路的柵極端子；

所述第一FET的源極、所述第二FET的源極與所述第一電壓移位FET的柵極相連；

所述第三FET的源極、所述第四FET的源極與所述第二電壓移位FET的柵極相連；并且

所述高壓半導體開關還包括：

連接到所述第一FET的漏極和所述第四FET的漏極的輸入端子；和

連接到所述第二FET的漏極和所述第三FET的漏極的輸出端子。

2.根據權利要求1所述的高壓半導體開關，其中，所述高壓半導體開關的輸出端子與量子計算系統的離子阱的至少一個電極電連通。

3.根據權利要求2所述的高壓半導體開關，其中，所述高壓半導體開關位于所述量子計算系統的低溫恒溫器中。

4.根據權利要求1所述的高壓半導體開關，其中，所述高壓半導體開關被配置為在低至20開爾文或低于20開爾文時最小化凍結。

5.根據權利要求1所述的高壓半導體開關，其中，所述第一開關子電路和第二開關子電路中的至少一個包括至少一個電容器，其中，所述電容器減緩對負載的電荷注入。

6.一種驅動高壓開關電路的方法，所述方法包括：

提供高壓半導體開關，所述高壓半導體開關包括：

第一開關子電路，其包括一個或更多個FET電路和第一電壓移位FET，其中，所述第一開關子電路的第一FET電路包括第一FET和第二FET；

第二開關子電路，其包括一個或更多個FET電路和第二電壓移位晶體管，其中，所述第二開關子電路的第一FET電路包括第三FET和第四FET；

其中，所述第一FET、第二FET、第三FET、第四FET、第一電壓移位FET和第二電壓移位晶體管中的每個都包括柵極、漏極和源極；

其中：

所述第一FET的柵極和所述第二FET的柵極連接到所述第一開關子電路的柵極端子；

所述第三FET的柵極和所述第四FET的源極連接到所述第二開關子電路的柵極端子；

所述第一FET的源極、所述第二FET的源極與所述第一電壓移位FET的柵極相連；并且

所述第三FET的源極、所述第四FET的源極與所述第二電壓移位FET的柵極相連；并且

所述高壓半導體開關還包括：

連接所述第一FET的漏極和所述第四FET的漏極的輸入端子；和

連接到所述第二FET的漏極和所述第三FET的漏極的輸出端子；

向所述輸入端子施加第一電壓，其中，向所述輸入端子施加所述第一電壓使得

當所述第一電壓信號是使得所述第一FET、第二FET、第三FET和第四FET導通的使能信號時，通過向所述高壓半導體開關的第一端子和第二端子施加所述第一電壓，將所述第一開關子電路切換為導通；或者

當所述第一電壓是使得所述第一FET、所述第二FET或者所述第一FET和所述第二FET不導通，并且使得所述第三FET、所述第四FET或者所述第三FET和所述第四FET不導通的禁用信號時，通過向所述高壓半導體開關的所述第一端子和第二端子施加所述第一信號，將所述第一開關子電路切換為不導通。

7.根據權利要求6所述的方法，其中，所述高壓半導體開關的輸出端子與量子計算系統的離子阱的至少一個電極電連通。