[發(fā)明專利]半導(dǎo)體裝置的模擬方法、模擬裝置、模擬程序產(chǎn)品及數(shù)據(jù)結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 202210888697.5
• 申請(qǐng)日: 2022-07-27
• 公開(kāi)（公告）號(hào): CN115935869A
• 公開(kāi)（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 山本洋;長(zhǎng)谷川光平;原琢磨
• 申請(qǐng)（專利權(quán)）人: 株式會(huì)社東芝;東芝電子元件及存儲(chǔ)裝置株式會(huì)社
• 主分類(lèi)號(hào): G06F30/3308
• 分類(lèi)號(hào): G06F30/3308;H01L29/06;H01L29/40;H01L29/41;H01L29/78
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 徐殿軍

實(shí)施方式提供能夠提高精度的半導(dǎo)體裝置的模擬方法、半導(dǎo)體裝置的模擬裝置、半導(dǎo)體裝置的模擬程序產(chǎn)品及數(shù)據(jù)結(jié)構(gòu)。實(shí)施方式的模擬方法是半導(dǎo)體裝置的模擬方法。半導(dǎo)體裝置包含第一電極、第二電極、配置于第一電極與第二電極之間的半導(dǎo)體部分、配置于半導(dǎo)體部分內(nèi)的絕緣部件、配置于絕緣部件內(nèi)的第三電極以及在絕緣部件內(nèi)配置于第一電極與第三電極之間的第四電極。半導(dǎo)體部分包含與第一電極連接的第一導(dǎo)電型的第一半導(dǎo)體層、與第二電極連接的第一導(dǎo)電型的第二半導(dǎo)體層以及與第一半導(dǎo)體層及第二半導(dǎo)體層相接的第二導(dǎo)電型的第三半導(dǎo)體層。使連接在第二電極與第四電極之間的第一電阻的值根據(jù)第一電極與第二電極之間的第一電壓的值而變化。

關(guān)聯(lián)申請(qǐng)

本申請(qǐng)享受以日本專利申請(qǐng)第2021-149934號(hào)(申請(qǐng)日：2021年9月15日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式涉及半導(dǎo)體裝置的模擬方法、半導(dǎo)體裝置的模擬裝置、半導(dǎo)體裝置的模擬程序產(chǎn)品及數(shù)據(jù)結(jié)構(gòu)。

背景技術(shù)

近年來(lái)，作為電力控制用的MOSFET(Metal-Oxide-Semiconductor?Field-EffectTransistor：金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)，開(kāi)發(fā)出了將柵極電極配置于溝槽內(nèi)且在柵極電極的下方設(shè)置場(chǎng)板電極(FP)的FP型MOSFET。FP型MOSFET多數(shù)情況下是一邊通過(guò)模擬推測(cè)電氣特性一邊推進(jìn)開(kāi)發(fā)。因此，要求模擬精度的提高。

發(fā)明內(nèi)容

實(shí)施方式提供一種能夠提高精度的半導(dǎo)體裝置的模擬方法、半導(dǎo)體裝置的模擬裝置、半導(dǎo)體裝置的模擬程序產(chǎn)品及數(shù)據(jù)結(jié)構(gòu)。

實(shí)施方式的模擬方法是半導(dǎo)體裝置的模擬方法。所述半導(dǎo)體裝置包含第一電極、第二電極、配置于所述第一電極與所述第二電極之間的半導(dǎo)體部分、配置于所述半導(dǎo)體部分內(nèi)的絕緣部件、配置于所述絕緣部件內(nèi)的第三電極以及在所述絕緣部件內(nèi)配置于所述第一電極與所述第三電極之間的第四電極。所述半導(dǎo)體部分包含與所述第一電極連接的第一導(dǎo)電型的第一半導(dǎo)體層、與所述第二電極連接的第一導(dǎo)電型的第二半導(dǎo)體層以及與所述第一半導(dǎo)體層及所述第二半導(dǎo)體層相接的第二導(dǎo)電型的第三半導(dǎo)體層。使連接在所述第二電極與所述第四電極之間的第一電阻的值根據(jù)所述第一電極與所述第二電極之間的第一電壓的值而變化。

附圖說(shuō)明

圖1是表示第一實(shí)施方式的模擬裝置的框圖。

圖2是表示第一實(shí)施方式中作為模擬對(duì)象的半導(dǎo)體裝置的剖面圖。

圖3是取橫軸為時(shí)間且取縱軸為漏極-源極間電壓V_DS及漏極-源極間電流Id來(lái)表示半導(dǎo)體裝置的動(dòng)作的線圖。

圖4是向圖2所示的半導(dǎo)體裝置重疊等效電路的要素而得的圖。

圖5表示第一實(shí)施方式的模擬中假定的等效電路的電路圖。

圖6是取橫軸為漏極-源極間的電壓V_DS且取縱軸為漏極-源極間的電阻R_DS(OFF)來(lái)表示第一實(shí)施方式中的電壓V_DS與電阻R_DS(OFF)的關(guān)系的線圖。

圖7是表示第一實(shí)施方式的模擬方法的圖。

圖8是取橫軸為漏極-源極間的電壓V_DS且取縱軸為漏極-源極間的電阻R_DS(OFF)來(lái)表示第二實(shí)施方式中的電壓V_DS與電阻R_DS(OFF)的關(guān)系的線圖。

圖9是表示第三實(shí)施方式的模擬方法的圖。

圖10表示試驗(yàn)例中使用的電阻負(fù)載開(kāi)關(guān)電路的電路圖。

圖11的(a)～(c)是取橫軸為時(shí)間且取縱軸為漏極-源極間電壓V_DS及漏極-源極間電流Id來(lái)表示試驗(yàn)例的結(jié)果的線圖。