[發明專利]具有整合去耦合特征以及對準特征的半導體元件

在審

• 申請號: 202210877360.4
• 申請日: 2022-07-25
• 公開（公告）號: CN116314133A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 黃則堯
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H10B80/00;H01L21/60;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供一種具有整合去耦合特征以及對準特征的半導體元件。該半導體元件具有一第一晶圓以及一第二標記；該第一標記包括一第一基底、一去耦合特征以及多個第一對準標記，該第一基底具有一介電堆疊，該去耦合特征設置在其中一個第一對準標記之下的該介電堆疊中，該多個第一對準標記設置在該第一基底上且相互平行；該第二晶圓設置在該第一晶圓上且包括多個第二對準標記，該多個第二對準標記設置在該多個第一對準標記上。在頂視圖中，該多個第二對準標記平行于該多個第一對準標記且鄰近該多個第一對準標記設置。該多個第一對準標記與該多個第二對準標記包括一熒光材料。該去耦合特征具有一瓶形剖面輪廓，且該去耦合特征包括一多孔低介電常數材料。

交叉引用

本申請案主張美國第17/556,149號及第17/555,712號專利申請案的優先權(即優先權日為“2021年12月20日”)，其內容以全文引用的方式并入本文中。

技術領域

本公開關于一種半導體元件。特別涉及一種具有整合去耦合特征對準特征的半導體元件。

背景技術

半導體元件使用在不同的電子應用，例如個人電腦、手機、數碼相機，或其他電子設備。半導體元件的尺寸逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的工藝期間，增加不同的問題，且如此的問題在數量與復雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低復雜度方面的挑戰。

上文“的“現有技術”說明僅提供背景技術，并未承認上文“的“現有技術”說明揭示本公開的標的，不構成本公開的現有技術，且上文“的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開的一實施例提供一種半導體元件，包括一第一晶圓，包括一第一基底；以及多個第一對準標記，設置在該基底上且相互平行；以及一第二晶圓，設置在該第一晶圓上，并包括多個第二對準標記，設置在該多個第一對準標記上。在頂視圖中，該多個第二對準標記平行于該多個第一對準標記設置，且鄰近該多個第一對準標記設置。該多個第一對準標記與該多個第二對準標記包括一熒光材料。該多個第一對準標記與該多個第二對準標記一起配置成一第一組對準標記。

本公開的另一實施例提供一種半導體元件，包括一基底；一介電堆疊，設置在該基底上；二導電特征，設置在該介電堆疊中；一去耦合特征，設置在該介電堆疊中、在該二第二導電特征之間，且包括一瓶形剖面輪廓；以及一對準標記，設置在該去耦合特征上。該對準標記包括一熒光材料。

本公開的再另一實施例提供一種半導體元件的制備方法，包括提供一第一基底；形成多個第一對準標記在該第一基底上且相互平行，其中該第一基底與該多個第一對準標記一起配置成依第一晶圓；提供一第二晶圓，該第二晶圓包括相互平行的多個第二對準標記；以及將該第二晶圓接合到該第一晶圓上。在頂視圖中，該多個第二對準標記平行于該多個第一對準標記設置，并鄰近該多個第一對準標記設置。該多個第一對準標記與該多個第二對準標記包括一熒光材料。

本公開的再另一實施例提供一種半導體元件的制備方法，包括提供一基底；形成一第一介電層在該基底上；形成一第二介電層在該第一介電層上；形成二第二導電特征在第二介電層上；形成一中間介電層在該第二介電層上并圍繞該二第二導電特征；執行一擴展蝕刻工藝以形成一擴展開口在該中間介電層；形成一去耦合特征在該擴展開口中；以及形成一對準標記在該去耦合特征上。該對準標記包括一熒光材料。

由于本公開該半導體元件的設計，在晶圓接合工藝期間，包括熒光材料的該多個對準標記可改善光學識別(optical?recognition)。此外，在接合期間，互補的設計使該多個第一對準標記以及該多個第二對準標記變成相互參考。因此，可改善該半導體元件的良率以及可靠度。