[發(fā)明專利]半導體器件及其制作方法

在審

• 申請?zhí)枺?/td>: 202210859787.1
• 申請日: 2022-07-20
• 公開（公告）號: CN115188885A
• 公開（公告）日: 2022-10-14
• 發(fā)明（設計）人: 張珽;劉銀行;管科杰;孫富欽;馮思敏;劉林;王穎異
• 申請（專利權）人: 中國科學院蘇州納米技術與納米仿生研究所
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24;G01N27/12
• 代理公司: 蘇州三英知識產權代理有限公司 32412
• 代理人: 仲崇明

本發(fā)明公開了一種半導體器件及其制作方法，該半導體器件包括：襯底，具有相對的第一表面和第二表面；電極，形成于所述襯底的第一表面上；MoS₂層，覆蓋于所述電極和襯底暴露的第一表面上。本發(fā)明提出將二維薄膜材料轉移到預先通過做好埋層金屬的襯底上，從而避免了對薄膜材料進行直接光刻和金屬熱沉積的過程，最大程度減少了薄膜材料的鉆蝕。

技術領域

本發(fā)明是關于半導體技術領域，特別是關于一種半導體器件及其制作方法。

背景技術

二維材料由于其大的比表面積，豐富的反應活性位點，帶寬可隨層數進行調控，同時還可以通過摻雜取代、構建同質/異質結等手段調控其電學性能，因而可以用于氣體傳感器檢測氣體。

參圖1a和圖1b所示，二維材料薄膜晶體管是通過光刻工藝圖案化，然后使用金屬沉積技術，如磁控濺射或電子束/熱蒸發(fā)等制作源漏電極。然而傳統(tǒng)的金屬沉積技術，通常涉及高能熱原子或原子團簇的接觸區(qū)域的反復轟擊，導致相當大的界面損傷、缺陷等。這種高度無序的界面會導致在接觸區(qū)域下方發(fā)生泄漏電流，并增加不能由柵極電壓控制的垂直隧穿電流。直接在襯底上蒸鍍電極，再轉移材料又可能導致薄膜材料的塌陷，造成撕裂。

公開于該背景技術部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現有技術。

發(fā)明內容

本發(fā)明的目的在于提供一種半導體器件及其制作方法，其能夠克服現有技術中界面容易發(fā)生損傷、缺陷等技術問題。

為實現上述目的，本發(fā)明的實施例提供了一種半導體器件，包括：

襯底，具有相對的第一表面和第二表面；

電極，形成于所述襯底的第一表面上；

MoS₂層，覆蓋于所述電極和襯底暴露的第一表面上。

在本發(fā)明的一個或多個實施方式中，所述襯底的第一表面上凹設形成有凹槽，所述電極設置于所述凹槽內。

在本發(fā)明的一個或多個實施方式中，所述襯底包括Si襯底以及形成于Si襯底上的SiO₂層，所述凹槽凹設形成于所述SiO₂層內。

在本發(fā)明的一個或多個實施方式中，所述MoS₂層為單層MoS₂層或單層摻雜MoS₂層，所述半導體器件為氣體傳感器。

在本發(fā)明的一個或多個實施方式中，所述MoS₂層中形成有鋰離子插層。

在本發(fā)明的一個或多個實施方式中，所述MoS₂層中形成有鋰離子插層，所述半導體器件為憶阻器。

為實現上述目的，本發(fā)明的實施例還提供了一種半導體器件的制作方法，包括：

提供一襯底，該襯底具有相對的第一表面和第二表面；

在襯底的第一表面上沉積金屬電極；

在電極和襯底暴露的第一表面上覆蓋MoS₂層。

在本發(fā)明的一個或多個實施方式中，提供一襯底包括：

提供一Si襯底；

在Si襯底的一側表面氧化形成SiO₂層；

在SiO₂層的表面通過刻蝕形成凹槽，

在襯底的第一表面上沉積金屬電極包括：

在所述的凹槽內沉積金屬電極；