[發明專利]半導體存儲器裝置和該半導體存儲器裝置的制造方法

在審

• 申請號: 202210851418.8
• 申請日: 2022-07-20
• 公開（公告）號: CN116193863A
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 金南局
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B43/35
• 分類號: H10B43/35;H10B43/27;H10B41/35;H10B41/27
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 馬蕓莎;孫東喜

1.一種半導體存儲器裝置，該半導體存儲器裝置包括：

柵極層疊結構，該柵極層疊結構包括交替地層疊的層間絕緣層和導電層；

芯柱，該芯柱穿透所述柵極層疊結構；

溝道層，該溝道層設置在所述芯柱和所述柵極層疊結構之間；

存儲器層，該存儲器層設置在所述溝道層和所述柵極層疊結構之間；以及

摻雜半導體部分，該摻雜半導體部分與所述柵極層疊結構接觸，其中，該摻雜半導體部分包括：

第一區域，該第一區域圍繞所述芯柱直至與所述柵極層疊結構接觸的界面；以及

第二區域，該第二區域在所述存儲器層和所述芯柱之間從所述第一區域延伸。

2.根據權利要求1所述的半導體存儲器裝置，其中，所述芯柱包括在朝著所述摻雜半導體部分的方向上比所述柵極層疊結構突出更遠的突出部分，并且

其中，所述第一區域圍繞所述芯柱的所述突出部分。

3.根據權利要求2所述的半導體存儲器裝置，其中，所述第二區域延伸直至設置所述導電層中的與所述芯柱的所述突出部分相鄰的第一導電層的界面。

4.根據權利要求1所述的半導體存儲器裝置，其中，所述第二區域與所述溝道層接觸。

5.根據權利要求1所述的半導體存儲器裝置，該半導體存儲器裝置還包括由所述存儲器層圍繞的封蓋圖案，

其中，所述芯柱設置在所述摻雜半導體部分的所述第一區域和所述封蓋圖案之間。

6.一種半導體存儲器裝置，該半導體存儲器裝置包括：

基板，該基板包括外圍電路；

存儲器單元陣列，該存儲器單元陣列包括柵極層疊結構、芯柱、溝道層和存儲器層，所述柵極層疊結構設置在所述外圍電路上方，所述芯柱穿透所述柵極層疊結構，所述溝道層設置在所述芯柱和所述柵極層疊結構之間，并且所述存儲器層設置在所述溝道層和所述柵極層疊結構之間；以及

摻雜半導體部分，該摻雜半導體部分包括第一區域和第二區域，所述第一區域圍繞所述芯柱直至與所述柵極層疊結構接觸的界面，并且所述第二區域在所述芯柱和所述存儲器層之間從所述第一區域延伸。

7.根據權利要求6所述的半導體存儲器裝置，其中，所述芯柱具有在朝著所述摻雜半導體部分的方向上比所述柵極層疊結構突出更遠的突出部分。

8.根據權利要求7所述的半導體存儲器裝置，其中，所述摻雜半導體部分與所述芯柱的所述突出部分和所述溝道層接觸。

9.根據權利要求7所述的半導體存儲器裝置，其中，所述摻雜半導體部分延伸直至設置與所述芯柱的所述突出部分相鄰的第一導電層的界面。

10.根據權利要求6所述的半導體存儲器裝置，其中，所述摻雜半導體部分構成源極層。

11.根據權利要求6所述的半導體存儲器裝置，其中，所述芯柱在從所述柵極層疊結構延伸到所述摻雜半導體部分的所述第一區域中的方向上比所述摻雜半導體部分和所述溝道層之間的界面突出更遠。

12.根據權利要求6所述的半導體存儲器裝置，其中，所述柵極層疊結構插置在所述摻雜半導體部分和外圍電路之間。

13.根據權利要求6所述的半導體存儲器裝置，該半導體存儲器裝置還包括設置在所述柵極層疊結構和所述外圍電路之間的線陣列。

14.根據權利要求13所述的半導體存儲器裝置，其中，所述線陣列包括連接到所述溝道層的位線。