[發(fā)明專利]存儲器件及其編程操作在審
| 申請?zhí)枺?/td> | 202210844769.6 | 申請日: | 2021-03-22 |
| 公開(公告)號: | CN116189744A | 公開(公告)日: | 2023-05-30 |
| 發(fā)明(設計)人: | 梁軻;李躍平;侯春源 | 申請(專利權(quán))人: | 長江存儲科技有限責任公司 |
| 主分類號: | G11C29/00 | 分類號: | G11C29/00;G11C29/12;G11C29/50 |
| 代理公司: | 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270 | 代理人: | 羅晶瑾;胡春光 |
| 地址: | 430074 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲 器件 及其 編程 操作 | ||
在某一方面中,一種存儲器件包括:具有多行存儲單元的存儲單元陣列;分別耦合至多行存儲單元的字線;以及通過字線耦合至存儲單元陣列的外圍電路。外圍電路被配置為使用第一編程電壓對一行存儲單元編程并且使用驗證電壓和小于該驗證電壓的采樣電壓對已編程的該行存儲單元進行驗證。外圍電路還被配置為基于采樣電壓獲得已編程的該行存儲單元中的存儲單元的第一數(shù)量。外圍電路還被配置為基于存儲單元的第一數(shù)量和采樣電壓預測已編程的該行存儲單元中的未通過驗證的存儲單元的第二數(shù)量。
本申請是針對申請日為2021年3月22日,申請?zhí)枮?02180000867.5,發(fā)明名稱為存儲器件及其編程操作的分案申請。
背景技術(shù)
本公開涉及存儲器件及其操作方法。
閃速存儲器是一種能夠被電擦除并且重新編程的低成本高密度非易失性固態(tài)存儲介質(zhì)。閃速存儲器包括NOR閃速存儲器和NAND閃速存儲器。可以由閃速存儲器執(zhí)行各種操作,例如讀取、編程(寫入)和擦除,從而將每個存儲單元的閾值電壓改變到期望的電平。對于NAND閃速存儲器而言,可以在塊級上執(zhí)行擦除操作,可以在頁級上執(zhí)行編程操作,并且可以在單元級上執(zhí)行讀取操作。
發(fā)明內(nèi)容
在一個方面中,一種存儲器件包括:具有多行存儲單元的存儲單元陣列、分別耦合至多行存儲單元的字線;以及通過字線耦合至存儲單元陣列的外圍電路。外圍電路被配置為使用第一編程電壓對一行存儲單元編程并且使用驗證電壓和小于該驗證電壓的采樣電壓對已編程的該行存儲單元進行驗證。外圍電路還被配置為基于采樣電壓獲得已編程的該行存儲單元中的存儲單元的第一數(shù)量。外圍電路還被配置為基于存儲單元的第一數(shù)量和采樣電壓預測已編程的該行存儲單元中的未通過驗證的存儲單元的第二數(shù)量。
在另一方面中,一種系統(tǒng)包括被配置為存儲數(shù)據(jù)的存儲器件以及耦合至該存儲器件并且被配置為控制該存儲器件的存儲控制器。該存儲器件包括:具有多行存儲單元的存儲單元陣列、分別耦合至多行存儲單元的字線;以及通過字線耦合至存儲單元陣列的外圍電路。外圍電路被配置為使用第一編程電壓對一行存儲單元編程并且使用驗證電壓和小于該驗證電壓的采樣電壓對已編程的該行存儲單元進行驗證。外圍電路還被配置為基于采樣電壓獲得已編程的該行存儲單元中的存儲單元的第一數(shù)量。外圍電路還被配置為基于存儲單元的第一數(shù)量和采樣電壓預測已編程的該行存儲單元中的未通過驗證的存儲單元的第二數(shù)量。
在又一方面中,提供了一種用于操作存儲器件的方法。該存儲器件包括具有多行存儲單元的存儲單元陣列以及分別耦合至多行存儲單元的多條字線。使用第一編程電壓對多行存儲單元中的一行存儲單元編程。使用驗證電壓和小于該驗證電壓的采樣電壓對已編程的該行存儲單元進行驗證。基于采樣電壓獲得已編程的該行存儲單元中的存儲單元的第一數(shù)量。基于存儲單元的第一數(shù)量和采樣電壓預測已編程的該行存儲單元中的未通過驗證的存儲單元的第二數(shù)量。
附圖說明
被并入本文并形成說明書的一部分的附圖說明了本公開的方面,并與說明書一起進一步用以解釋本公開的原理,并使相關領域的技術(shù)人員能夠制作和使用本公開。
圖1示出了根據(jù)本公開的一些方面的具有存儲器件的示例性系統(tǒng)的塊圖。
圖2A示出了根據(jù)本公開的一些方面的具有存儲器件的示例性存儲卡的圖示。
圖2B示出了根據(jù)本公開的一些方面的具有存儲器件的示例性固態(tài)驅(qū)動(SSD)的圖示。
圖3示出了根據(jù)本公開的一些方面的包括外圍電路的示例性存儲器件的示意圖。
圖4示出了根據(jù)本公開的一些方面的包括NAND存儲串的示例性存儲單元陣列的截面的側(cè)視圖。
圖5示出了根據(jù)本公開的一些方面的包括存儲單元陣列和外圍電路的示例性存儲器件的塊圖。
圖6示出了在編程操作中施加至選定字線的字線電壓的波形。
圖7A和圖7B示出了在編程操作中存儲單元的閾值電壓分布。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲科技有限責任公司,未經(jīng)長江存儲科技有限責任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202210844769.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





