[發明專利]組合運算放大器電路、芯片和信號處理裝置

在審

• 申請號: 202210843287.9
• 申請日: 2022-07-18
• 公開（公告）號: CN115118230A
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 嚴波;方超敏;李建偉;王悅
• 申請（專利權）人: 普源精電科技股份有限公司
• 主分類號: H03F1/30
• 分類號: H03F1/30;H03F1/42;H03F3/08;H03F3/68
• 代理公司: 蘇州錦尚知識產權代理事務所(普通合伙) 32502
• 代理人: 李丹;李洋

本申請涉及組合運算放大器電路、芯片和信號處理裝置，該組合運算放大器電路包括：第一運算放大器，其被配置為在第一運算放大器的同相輸入端和反相輸入端具有相同電特性的情況下生成待校準信號；第二運算放大器，其與第一運算放大器的輸出端連接；校準電路，其包括：判別支路，其被配置為對第一運算放大器生成的待校準信號的幅度與基準值進行判別并生成判別結果，以及校準支路，其被配置為根據判別支路輸出的判別結果生成校準信號并且將校準信號反饋給第一運算放大器。通過利用本申請的技術方案，可以提高組合運算放大器電路的精度和帶寬。

技術領域

本申請涉及集成電路領域，特別是涉及一種組合運算放大器電路、芯片和信號處理裝置。

背景技術

作為電子設計的基礎模塊，運算放大器廣泛應用于不同的技術領域。對于運算放大器，通常有精度和速度兩個維度的性能要求。其中，表征精度的指標通常包括運算放大器的失調電壓和溫度漂移等，表征速度的指標主要是指運算放大器的一系列帶寬指標，如-3dB帶寬和全功率帶寬等。目前，對于常規的運算放大器而言，其精度和速度是存在折中的矛盾體。也就是說，一般而言，精度較高的運算放大器(以下簡稱為“精密運算放大器”)的帶寬都相對較小，而帶寬較大的運算放大器(以下簡稱為“寬帶運算放大器”)的精度都相對較低。其中，精密運算放大器一般指其失調電壓低于1mV運算放大器并且同時其失調電壓隨溫度的變化漂移值小于100V的運算放大器；寬帶運算放大器一般是指上限工作頻率與下限工作頻率之比甚大于1的運算放大器，習慣上也常把相對頻帶寬度(B/Fs)大于20％～30％的放大器列入此類。在示波器領域，寬帶運算放大器的帶寬一般從直流到十幾GHz，甚至更高。

為了解決運算放大器的精度和速度的這種折中矛盾，現有技術中通常采用將兩個運算放大器串聯的組合運算放大器電路，一般來說，一個運算放大器為精密運算放大器，另一個運算放大器為串聯在精密運算放大器后級的寬帶運算放大器。當輸入信號的頻率較低的時候，輸入信號會在經過精密運算放大器的調節之后再進入寬帶運算放大器，這可以使得整個組合運算放大器電路在直流和低頻段的性能主要由精密運算放大器的性能決定。而當輸入信號的頻率較高且大于精密運算放大器的帶寬時，精密運算放大器負責提供直流偏置電平給寬帶運算放大器，并且通過VIN輸入端直接向寬帶運算放大器輸入信號，這可以確保組合運算放大器電路整體的高頻性能。

然而，上述組合運算放大器電路仍然在一定的局限性，即精密運算放大器的失調電壓并沒有得到校準，這無法滿足對精度要求較高的應用場景的要求，例如，該組合運算放大器電路無法滿足高精度示波器模擬前端的要求。

為了解決該問題，如圖1所示，現有技術中通常應用以下兩種技術方案：

(1)利用自動校零等動態消除技術對組合運算放大器電路進行校準，但這需要額外的時鐘輸入且會引入雜散，而雜散在一些對精度要求較高的應用場景中是不允許的。

(2)對組合運算放大器電路進行前臺校準，也就是在出廠前使用激光對集成有組合運算放大器電路的芯片進行校準。然而，這需要利用模擬測試設備(例如，萬用表和模擬數字轉換器等)對其進行校準，并且校準時間較長；也由于在芯片出廠前進行了校準，因而導致難以估計芯片在后期實際應用場景中產生的誤差，進而導致校準結果不準。

發明內容

有鑒于此，本申請實施例為解決背景技術中存在的至少一個問題而提供一種組合運算放大器電路、芯片和信號處理裝置。

第一方面，本申請實施例提供了一種組合運算放大器電路，包括：

第一運算放大器，其被配置為在所述第一運算放大器的同相輸入端和反相輸入端具有相同電特性的情況下生成待校準信號；

第二運算放大器，其與所述第一運算放大器的輸出端連接，并且所述第二運算放大器輸出的第二信號的帶寬大于所述第一運算放大器輸出的第一信號的帶寬，其中，所述第一信號包括所述待校準信號；

校準電路，其包括：