[發明專利]組合運算放大器電路、芯片和信號處理裝置

在審

• 申請號: 202210843287.9
• 申請日: 2022-07-18
• 公開（公告）號: CN115118230A
• 公開（公告）日: 2022-09-27
• 發明（設計）人: 嚴波;方超敏;李建偉;王悅
• 申請（專利權）人: 普源精電科技股份有限公司
• 主分類號: H03F1/30
• 分類號: H03F1/30;H03F1/42;H03F3/08;H03F3/68
• 代理公司: 蘇州錦尚知識產權代理事務所(普通合伙) 32502
• 代理人: 李丹;李洋

1.一種組合運算放大器電路，其特征在于，包括：

第一運算放大器，其被配置為在所述第一運算放大器的同相輸入端和反相輸入端具有相同電特性的情況下生成待校準信號；

第二運算放大器，其與所述第一運算放大器的輸出端連接；

校準電路，其包括：

-判別支路，其被配置為對所述第一運算放大器生成的所述待校準信號的幅度與基準值進行判別并生成判別結果；

-校準支路，其被配置為根據所述判別支路輸出的判別結果生成校準信號并且將所述校準信號反饋給所述第一運算放大器。

2.如權利要求1所述的組合運算放大器電路，其特征在于，所述判別支路包括：

信號轉換器，其被配置為將所述待校準信號轉換為電平信號；

第一比較器，其被配置為將所述電平信號的邏輯值與所述基準值進行判別并生成判別結果。

3.如權利要求1所述的組合運算放大器電路，其特征在于，若所述待校準信號包括電壓信號，則所述判別支路包括：

反相器，其輸入端和輸出端分別與所述第一運算放大器的輸出端和所述校準支路的輸入端連接；

第一數字緩沖器，其輸入端和輸出端分別與所述第一運算放大器的輸出端和所述校準支路的輸入端連接；或者，

電平移位器和第二數字緩沖器，其中，所述電平移位器的輸入端和輸出端分別與所述第一運算放大器的輸出端和所述第二數字緩沖器的輸入端連接，所述第二數字緩沖器的輸出端與所述校準支路的輸入端連接。

4.如權利要求1所述的組合運算放大器電路，其特征在于，所述判別支路包括基準信號產生器和第二比較器，其中，

所述基準信號產生器被配置為向所述第二比較器提供幅度為所述基準值的基準信號；

所述第二比較器被配置為將所述待校準信號的幅度與所述基準信號的幅度進行判別并且生成判別結果。

5.如權利要求1-4任一項所述的組合運算放大器電路，其特征在于，所述校準支路包括控制單元和校準單元，其中，

所述控制單元被配置為根據從所述判別支路接收到的判別結果生成用于控制所述校準單元的控制指令；

所述校準單元被配置為根據所述控制單元發送的控制指令生成用于對所述第一運算放大器的電特性進行校準的所述校準信號并且將所生成的所述校準信號發送給所述第一運算放大器的輸入通道。

6.如權利要求5所述的組合運算放大器電路，其特征在于，所述控制單元具體被配置為執行如下操作：

在接收到所述判別結果之后，判斷是否首次接收到所述判別結果；

若是，則利用與所述校準單元的輸出特性對應的預設算法生成與所述判別結果對應的控制指令，并且將所述控制指令發送給所述校準單元；

若否，則判斷本次接收到的所述判別結果是否與上次接收到的判別結果相同，如果相同，則利用與所述校準單元的輸出特性對應的預設算法生成與所述判別結果對應的控制指令，并且將所述控制指令發送給所述校準單元，如果不同，則直接將與上次接收到的所述判別結果對應的所述控制指令發送給所述校準單元。

7.如權利要求5所述的組合運算放大器電路，其特征在于，所述控制單元包括微控制單元芯片或上位機。

8.如權利要求5所述的組合運算放大器電路，其特征在于，所述校準單元包括數模轉換器，所述數模轉換器的輸出端與所述第一運算放大器的輸入通道連接。

9.如權利要求8所述的組合運算放大器電路，其特征在于，所述第一運算放大器的輸入通道包括所述同相輸入端和所述反相輸入端，或者包括所述第一運算放大器內部的差分信號傳輸節點。

10.如權利要求1所述的組合運算放大器電路，其特征在于，還包括：

開關單元，其被配置為使所述第一運算放大器的所述同相輸入端和所述反相輸入端接地或連接至提供共模電壓的電壓源。