[發(fā)明專利]三維半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 202210839129.6
• 申請日: 2022-07-15
• 公開（公告）號: CN115881691A
• 公開（公告）日: 2023-03-31
• 發(fā)明（設(shè)計）人: 金孝真;河大元
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L27/02;H01L27/088
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 紀雯;倪斌

公開了三維半導體器件及其制造方法。所述器件包括：第一有源區(qū)，在襯底上，并且包括第一源/漏圖案和被連接到所述第一源/漏圖案的第一溝道圖案；第一有源接觸部，在所述第一源/漏圖案上；第二有源區(qū)，在所述第一有源區(qū)和所述第一有源接觸部上，并且包括第二源/漏圖案和被連接到所述第二源/漏圖案的第二溝道圖案；第二有源接觸部，在所述第二源/漏圖案上；柵電極，所述柵電極從所述第一溝道圖案朝著所述第二溝道圖案豎直地延伸；第一電力線和第二電力線，在所述第一有源區(qū)下方；以及第一金屬層，在所述柵電極和所述第二有源接觸部上。

相關(guān)申請的交叉引用

本申請根據(jù)要求于2021年9月27日在韓國知識產(chǎn)權(quán)局遞交的韓國專利申請No.10-2021-0127028的優(yōu)先權(quán)，其公開內(nèi)容由此通過引用全部并入。

技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及三維半導體器件和/或其制造方法，更具體地，涉及包括場效應(yīng)晶體管的三維半導體器件和/或其制造方法。

背景技術(shù)

半導體器件包括含金屬氧化物半導體場效應(yīng)晶體管(MOSFET)的集成電路。隨著半導體器件的尺寸和設(shè)計規(guī)則逐漸減小，MOSFET的尺寸也逐漸地縮小。MOSFET的縮小可能使半導體器件的操作特性變差。因此，已經(jīng)進行各種研究以開發(fā)具有卓越性能同時克服由半導體器件的高集成度導致的限制的半導體器件的制造方法。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的一些示例實施例提供了具有增大的集成度的三維半導體器件。

本發(fā)明構(gòu)思的一些示例實施例提供了具有增大的集成度的半導體器件的制造方法。

根據(jù)本發(fā)明構(gòu)思的一些示例實施例，一種三維半導體器件可以包括：襯底上的第一有源區(qū)，所述第一有源區(qū)包括第一源/漏圖案和與所述第一源/漏圖案連接的第一溝道圖案；第一有源接觸部，在所述第一源/漏圖案上；第二有源區(qū)，在所述第一有源區(qū)和所述第一有源接觸部上，所述第二有源區(qū)包括第二源/漏圖案和與所述第二源/漏圖案連接的第二溝道圖案；第二有源接觸部，在所述第二源/漏圖案上；柵電極，所述柵電極從所述第一溝道圖案向所述第二溝道圖案豎直延伸；第一電力線和第二電力線，在所述第一有源區(qū)下方；以及第一金屬層，在所述柵電極和所述第二有源接觸部上。所述第一有源接觸部可以包括：第一連接部，被連接到所述第一源/漏圖案；以及第一焊盤部，所述第一焊盤部從所述第一連接部水平延伸。所述第二有源接觸部可以包括：第二連接部，被連接到所述第二源/漏圖案；以及第二焊盤部，所述第二焊盤部從所述第二連接部水平延伸。所述第一焊盤部可以從所述第二有源接觸部水平偏移。所述第二焊盤部可以從所述第一有源接觸部水平偏移。所述第一焊盤部可以通過第一通孔電連接到所述第一金屬層中的第一布線和所述第一電力線之一。所述第二焊盤部可以通過第二通孔電連接到所述第一金屬層中的第二布線和所述第二電力線之一。

根據(jù)本發(fā)明構(gòu)思的一些示例實施例，一種三維半導體器件可以包括：襯底上的第一有源區(qū)，所述第一有源區(qū)包括第一源/漏圖案和與所述第一源/漏圖案連接的第一溝道圖案；第一有源接觸部，在所述第一源/漏圖案上；第二有源區(qū)，在所述第一有源區(qū)和所述第一有源接觸部上，所述第二有源區(qū)包括第二源/漏圖案和與所述第二源/漏圖案連接的第二溝道圖案；第二有源接觸部，在所述第二源/漏圖案上，所述第二有源接觸部包括與所述第一有源接觸部豎直交疊的第一部分以及不與所述第一有源接觸部豎直交疊的第二部分；柵電極，所述柵電極從所述第一溝道圖案向所述第二溝道圖案豎直延伸；電力線，在所述第一有源區(qū)下方；第一金屬層，在所述柵電極和所述第二有源接觸部上；以及下通孔，在所述第二部分的底表面上，所述下通孔將所述第二部分電連接到所述電力線。所述下通孔可以與所述第一有源接觸部的側(cè)壁間隔開。