[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202210836293.1
• 申請日: 2022-07-15
• 公開（公告）號: CN115939111A
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 具元泰;徐東益
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01G4/005
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

根據本發明實施例的半導體裝置包括：襯底、設置在襯底上的第一外延電極層、設置在第一外延電極層上的鐵電外延層、設置在鐵電外延層上的電介質外延層以及設置在電介質外延層上的第二外延電極層。鐵電外延層實現負電容。第一外延電極層和第二外延電極層中的每一個包括導電燒綠石氧化物。鐵電外延層和電介質外延層串聯電連接。包括鐵電外延層和電介質外延層的電介質結構是非鐵電的。

相關申請的交叉引用

本申請根據35U.S.C.§119(a)要求于2021年10月5日在韓國知識產權局提交的韓國申請第10-2021-0132006號的優先權，其通過引用整體并入本文中。

技術領域

本公開總體上涉及一種半導體裝置，更具體地，涉及一種包括外延電極層和電介質外延層的半導體裝置及其制造方法。

背景技術

隨著半導體芯片的特征尺寸減小，設置在半導體芯片中的電容器裝置的尺寸也減小。然而，構成電容器裝置的電介質層所需的電容必須保持在最小預定參考值，以確保可靠的裝置操作。因此，增加這種電容器裝置的電容是有利的，因此正在研究各種方法來增加電容器裝置中使用的電介質層的電容。

作為各種方法的代表性示例，已經研究了將高k材料應用于電容器裝置的電介質層的方法和減小電介質層厚度的方法。然而，隨著電容器裝置的尺寸不斷減小，行業要求電容器裝置滿足對較高電容參考值的需求，同時保持低泄漏電流和高擊穿電壓。

發明內容

根據本發明實施例的一種半導體裝置包括：襯底、設置在所述襯底上的第一外延電極層、設置在所述第一外延電極層上的鐵電外延層、設置在所述鐵電外延層上的電介質外延層，以及設置在所述電介質外延層上的第二外延電極層。所述第一外延電極層和所述第二外延電極層中的每一個包括導電燒綠石氧化物。所述鐵電外延層和所述電介質外延層串聯電連接。包括所述鐵電外延層和所述電介質外延層的電介質結構是非鐵電的。

根據本發明另一實施例的半導體裝置包括：襯底、設置在所述襯底上的第一外延電極層、設置在所述第一外延電極層上的電介質外延層、設置在所述電介質外延層上的鐵電外延層，以及設置在所述鐵電外延層上的第二外延電極層。所述第一外延電極層和所述第二外延電極層中的每一個包括導電燒綠石氧化物。所述電介質外延層和所述鐵電外延層串聯電連接。包括所述電介質外延層和所述鐵電外延層的電介質結構是非鐵電的。

根據本公開的另一實施例的半導體裝置包括襯底和設置在所述襯底上的電容器。所述電容器包括：儲存節點外延電極、設置在所述儲存節點外延電極上的鐵電外延層、設置在所述鐵電外延層上的電介質外延層，以及設置在所述電介質外延層上的板外延電極。所述儲存節點外延電極和所述板外延電極中的每一個包括導電燒綠石氧化物。所述鐵電外延層和所述電介質外延層串聯電連接。所述電容器具有非鐵電屬性。

附圖說明

圖1是示意性地圖示根據本公開的實施例的鐵電層的極化屬性的曲線圖。

圖2是示意性地圖示根據本公開的實施例的電介質層的極化屬性的曲線圖。

圖3是示意性地圖示根據本公開的實施例的電介質結構的電路配置的圖。

圖4是示意性地圖示根據本公開的實施例的半導體裝置的剖視圖。

圖5是示意性地圖示根據本公開的另一實施例的半導體裝置的剖視圖。

圖6是示意性地圖示根據本公開的另一實施例的半導體裝置的剖視圖。

圖7是示意性地圖示根據本公開的另一實施例的半導體裝置的剖視圖。

圖8A是示意性地圖示根據本公開的實施例的半導體裝置的存儲器單元的平面圖。

圖8B是沿著圖8A的存儲器單元的線A-A’截取的剖視圖。

圖8C是沿著圖8A的存儲器單元的線B-B’截取的剖視圖。