[發明專利]用于高運算速度的累加器

在審

• 申請號: 202210836192.4
• 申請日: 2022-07-15
• 公開（公告）號: CN116225368A
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 李性柱
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F7/501
• 分類號: G06F7/501;G06F7/523;G06F7/57;G06N3/063
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

一種累加器包括：輸入鎖存電路，第一輸入鎖存器，其能夠鎖存和輸出輸入數據；第二輸入鎖存器，其能夠鎖存和輸出奇數鎖存數據；以及第三輸入鎖存器，其能夠鎖存和輸出偶數鎖存數據。累加器還包括累加電路，其被配置為將輸入數據和從輸入鎖存電路輸出的奇數鎖存數據相加以輸出奇數累加數據，并且被配置為將輸入數據和偶數鎖存數據相加以輸出偶數累加數據。累加器還包括輸出鎖存電路，輸出鎖存電路包括能夠鎖存從累加電路輸出的奇數累加數據并輸出奇數鎖存數據的第一輸出鎖存器，并且輸出鎖存電路包括能夠鎖存從累加電路輸出的偶數累加數據并輸出偶數鎖存數據的第二輸出鎖存器。

相關申請的交叉引用

本申請要求于2021年12月1日提交的韓國申請第10-2021-0169849號的優先權，其整體通過引用并入本文。

技術領域

本公開的各種實施例總體上涉及一種累加器，并且更具體地，涉及一種用于高運算速度的累加器、運算邏輯電路以及包括該累加器的存儲器中處理(以下稱為“PIM(processing-in-memory)”)裝置。

背景技術

最近，不僅在信息技術(IT)行業，而且在金融和醫療行業，對人工智能的興趣正在迅速增加。因此，人工智能的引入，更準確地說是深度學習，正在各個領域被考慮和原型化。通常，深度學習是有效地學習神經網絡(DNN)或深度網絡的技術的統稱，它增加了傳統神經網絡中的層數，并將它們用于模式識別或推理。在執行深度學習時，利用乘法累加(以下稱為“MAC”)運算。MAC運算可以通過乘法運算、加法運算和累加運算的過程來執行。在執行累加運算的累加器中，當累加器中執行累加運算的速度低于向累加器輸入數據的速度時，執行整體MAC運算的速度可能會降低。

發明內容

根據本公開的實施例，一種累加器可以包括輸入鎖存電路、累加電路和輸出鎖存電路。所述輸入鎖存電路可以包括鎖存并輸出輸入數據的第一輸入鎖存器、鎖存并輸出奇數鎖存數據的第二輸入鎖存器以及鎖存并輸出偶數鎖存數據的第三輸入鎖存器。所述累加電路可以將所述輸入數據和從所述輸入鎖存電路輸出的所述奇數鎖存數據相加以輸出奇數累加數據，并且將所述輸入數據和所述偶數鎖存數據相加以輸出偶數累加數據。所述輸出鎖存電路可以包括：第一輸出鎖存器，其鎖存從所述累加電路輸出的奇數累加數據并輸出所述奇數鎖存數據；以及第二輸出鎖存器，其鎖存從所述累加電路輸出的偶數累加數據并輸出所述偶數鎖存數據。

根據本公開的另一實施例，累加器可以包括輸入鎖存電路、累加電路、輸出鎖存電路和附加加法器。所述輸入鎖存電路可以包括：鎖存并輸出輸入數據的第一輸入鎖存器、鎖存并輸出奇數鎖存數據的第二輸入鎖存器以及鎖存并輸出偶數鎖存數據的第三輸入鎖存器。所述累加電路可以將所述輸入數據和從所述輸入鎖存電路輸出的奇數鎖存數據相加以輸出奇數累加數據，并且將所述輸入數據和所述偶數鎖存數據相加以輸出偶數累加數據。所述輸出鎖存電路可以包括：第一輸出鎖存器，其鎖存從所述累加電路輸出的所述奇數累加數據并輸出所述奇數鎖存數據；以及第二輸出鎖存器，其鎖存從所述累加電路輸出的所述偶數累加數據并輸出所述偶數鎖存數據。所述附加加法器可以將從所述第一輸出鎖存器輸出的所述奇數鎖存數據之中的最后一個奇數鎖存數據與從所述第二輸出鎖存器輸出的所述偶數鎖存數據之中的最后一個偶數鎖存數據相加，并輸出累加數據。

根據本公開的另一實施例，一種累加器可以包括選擇器、輸入鎖存電路、累加電路和輸出鎖存電路。所述選擇器可以輸出從輸入數據和奇數鎖存數據中選擇的選中數據。所述輸入鎖存電路可以包括：第一輸入鎖存器，其鎖存并輸出從所述選擇器發送的所述選中數據；第二輸入鎖存器，其鎖存并輸出所述奇數鎖存數據；以及第三輸入鎖存器，其鎖存并輸出偶數鎖存數據。所述累加電路可以將從所述輸入鎖存電路輸出的所述選中數據和所述奇數鎖存數據相加以輸出奇數累加數據，并且將所述選中數據和所述偶數鎖存數據相加以輸出偶數累加數據。所述輸出鎖存電路可以包括：第一輸出鎖存器，其鎖存從所述累加電路輸出的所述奇數累加數據并輸出所述奇數鎖存數據，以及第二輸出鎖存器，其鎖存從所述累加電路輸出的所述偶數累加數據并輸出所述偶數鎖存數據。