[發明專利]半導體封裝

在審

• 申請號: 202210835458.3
• 申請日: 2022-07-15
• 公開（公告）號: CN115692378A
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 李銑浩;姜明成
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/18;H01L25/04;H01L23/482
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

一種半導體封裝，包括：第一半導體芯片；順序堆疊在第一半導體芯片上的第二半導體芯片；在每個第二半導體芯片的下表面上的前連接焊盤；附接到第一半導體芯片和第二半導體芯片中的每個的上表面的后連接焊盤；在前連接焊盤和后連接焊盤之間的芯片連接端子；以及在第一半導體芯片與第二半導體芯片之一之間以及在第二半導體芯片中的相鄰的第二半導體芯片之間的支撐結構，該支撐結構與前連接焊盤、后連接焊盤和芯片連接端子間隔開，具有比芯片連接端子的垂直高度大的垂直高度，以及包括金屬。

技術領域

實施方式涉及半導體封裝。

背景技術

隨著電子工業的快速發展和用戶的需求，電子產品中使用的半導體封裝可提供高性能并包括各種功能，因此，已考慮包括多個半導體芯片的半導體封裝。

發明內容

可以通過提供半導體封裝實現實施方式，該半導體封裝包括：第一半導體芯片；順序堆疊在第一半導體芯片上的第二半導體芯片；在每個第二半導體芯片的下表面上的前連接焊盤；附接到第一半導體芯片和第二半導體芯片中的每個的上表面的后連接焊盤；在前連接焊盤和后連接焊盤之間的芯片連接端子；以及在第一半導體芯片與第二半導體芯片之一之間以及在第二半導體芯片中的相鄰的第二半導體芯片之間的支撐結構，該支撐結構與前連接焊盤、后連接焊盤和芯片連接端子間隔開，具有比芯片連接端子的垂直高度大的垂直高度，以及包括金屬。

可以通過提供半導體封裝實現實施方式，該半導體封裝包括：中介層；安裝在中介層上的第一半導體芯片；順序堆疊在第一半導體芯片上的第二半導體芯片；在每個第二半導體芯片的下表面上的前連接焊盤；附接到第一半導體芯片和第二半導體芯片中的每個的上表面的后連接焊盤；在前連接焊盤和后連接焊盤之間的芯片連接端子；在第一半導體芯片與第二半導體芯片之一之間以及在第二半導體芯片中的相鄰的第二半導體芯片之間的支撐結構，該支撐結構包括金屬并且包括附接到每個第二半導體芯片的下表面的第一支撐柱、以及附接到第一半導體芯片的上表面或第二半導體芯片中的相應第二半導體芯片的上表面的第二支撐柱，第二半導體芯片的上表面與第二半導體芯片的下表面相反；在第一半導體芯片與第二半導體芯片之一之間以及在第二半導體芯片中的相鄰的第二半導體芯片之間的絕緣粘合層，該絕緣粘合層圍繞芯片連接端子和支撐結構，并且具有基本上等于支撐結構的厚度的厚度；以及在第一半導體芯片上并圍繞第二半導體芯片和絕緣粘合層的模制層。

可以通過提供半導體封裝實現實施方式，該半導體封裝包括：再分布層(RDL)中介層；緩沖芯片，包括第一襯底、穿透第一襯底的至少一部分的第一貫通電極、以及第一布線層，該第一布線層在第一襯底的有源表面上并且包括第一布線圖案、第一布線通路以及圍繞第一布線圖案和第一布線通路的第一布線間絕緣層，該緩沖芯片附接到RDL中介層，其中第一襯底的有源表面面向RDL中介層；存儲單元芯片，每個存儲單元芯片包括第二襯底、穿透第二襯底的至少一部分的第二貫通電極、和第二布線層，第二布線層在第二襯底的有源表面上并且包括第二布線圖案、第二布線通路以及圍繞第二布線圖案和第二布線通路的第二布線間絕緣層，存儲單元芯片順序堆疊在緩沖芯片上并且第二襯底的有源表面面向緩沖芯片；附接到第二布線層的下表面的前連接焊盤；附接到第一襯底的無源表面和第二襯底的無源表面的后連接焊盤；在緩沖芯片和存儲單元芯片之間以及在前連接焊盤和后連接焊盤之間的芯片連接端子；支撐結構，在緩沖芯片和存儲單元芯片之一之間以及在存儲單元芯片中的相鄰的存儲單元芯片之間，每個支撐結構包括金屬并且包括第一支撐柱和第二支撐柱，第一支撐柱與前連接焊盤間隔開并且接觸第二布線圖案中的一些第二布線圖案，第二支撐柱與后連接焊盤間隔開并且接觸第二貫通電極中的一些第二貫通電極；絕緣粘合層，在緩沖芯片與存儲單元芯片之一之間以及在存儲單元芯片中的相鄰的存儲單元芯片之間，并圍繞芯片連接端子和支撐結構，每個絕緣粘合層具有基本上等于每個支撐結構的厚度的厚度；以及在緩沖芯片上并圍繞存儲單元芯片和絕緣粘合層的模制層。

附圖說明

通過參考附圖對示例性實施方式進行詳細描述，本領域技術人員可清楚了解本發明的特征，其中：