[發明專利]存儲器電路及其操作方法

在審

• 申請號: 202210834518.X
• 申請日: 2022-07-14
• 公開（公告）號: CN115910151A
• 公開（公告）日: 2023-04-04
• 發明（設計）人: 藤原英弘;森陽紀;趙威丞
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C11/4063;G11C16/06;G11C11/22;G11C11/16
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種存儲器電路，包括：

第一數據寄存器，被配置為接收包括第一多個數據元素的第一信號；

第一選擇電路，耦接到所述第一數據寄存器；

第一計數器；

第二選擇電路，耦接到所述第一計數器；以及

反相器，耦接在所述第一計數器和所述第二選擇電路之間，

其中

所述第一數據寄存器被配置為向所述第一選擇電路輸出所述第一多個數據元素的每個數據元素的多個位，

所述第一計數器和所述反相器被配置為生成互補信號，在所述互補信號中序列數據元素具有在相反方向上步進的循環值，

所述第二選擇電路被配置為向所述第一選擇電路交替地輸出所述互補信號中的每個作為第一選擇信號，并且

所述第一選擇電路被配置為響應于所述第一選擇信號以交替序列次序輸出所述第一多個數據元素的所述數據元素的所述多個位。

2.根據權利要求1所述的存儲器電路，其中，

所述第一計數器被配置為生成所述互補信號中的第一個，所述互補信號中的第一個包括的序列數據元素具有從所述第一多個數據元素中的每個數據元素的最高編號位遞減到零的值，并且

所述反相器被配置為生成所述互補信號中的第二個，所述互補信號中的第二個包括的序列數據元素具有從零遞增到所述第一多個數據元素中的每個數據元素的最高編號位的值。

3.根據權利要求1所述的存儲器電路，還包括第二計數器，被配置為向所述第二選擇電路輸出第二選擇信號，其中所述第二選擇電路被配置為：

響應于所述第二選擇信號具有第一邏輯電平，輸出所述互補信號中的第一個作為所述第一選擇信號，以及

響應于所述第二選擇信號具有第二邏輯電平，輸出所述互補信號中的第二個作為所述第一選擇信號。

4.根據權利要求3所述的存儲器電路，其中，

所述第一選擇電路被配置為將所述第一信號的所述數據元素的所述多個位輸出到存儲器中計算(CIM)電路的乘法器，并且

所述第二選擇電路被配置為將所述第二選擇信號輸出到所述CIM電路的累加器。

5.根據權利要求3所述的存儲器電路，其中，所述第一計數器和所述第二計數器被配置為使得所述第二計數器生成具有在所述第一邏輯電平和所述第二邏輯電平之間的轉變的所述第二選擇信號同步于所述第一計數器重新開始所述互補信號的所述循環值的循環。

6.根據權利要求1所述的存儲器電路，還包括：

第二數據寄存器，被配置為接收包括第二多個數據元素的第二信號；和

第三選擇電路，耦接到所述第二數據寄存器并且被配置為接收所述第一選擇信號，

其中

所述第二數據寄存器被配置為將所述第二多個數據元素中的每個數據元素的多個位輸出到所述第三選擇電路，并且

所述第三選擇電路被配置為響應于所述第一選擇信號以交替序列次序輸出所述第二多個數據元素的所述數據元素的所述多個位。

7.根據權利要求1所述的存儲器電路，其中，所述第一數據寄存器包括多個觸發器，所述多個觸發器被配置為按順序儲存所述第一多個數據元素中的每個數據元素的對應多個位。

8.根據權利要求1所述的存儲器電路，其中，所述第一多個數據元素中的每個數據元素的所述多個位包括總共四個位。