[發(fā)明專利]高精度帶隙基準的自舉結(jié)構(gòu)及芯片

在審

• 申請?zhí)枺?/td>: 202210787455.7
• 申請日: 2022-07-04
• 公開（公告）號: CN115167607A
• 公開（公告）日: 2022-10-11
• 發(fā)明（設計）人: 李文杰
• 申請（專利權(quán)）人: 中銀金融科技有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567;G01R19/00
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 任少瑞

本申請?zhí)峁┮环N高精度帶隙基準的自舉結(jié)構(gòu)及芯片，該自舉結(jié)構(gòu)包括：自舉電壓負反饋回路，與輸入電源和帶隙基準電路分別連接，用于產(chǎn)生低于電源電壓的中間電壓和增強原邊反饋；帶隙基準電路，與所述自舉電壓負反饋回路和電壓測試電路分別連接，用于產(chǎn)生帶隙基準電壓；電壓測試電路，與所述帶隙基準電路和驅(qū)動電路分別連接，用于通過測試電阻網(wǎng)絡來得到低溫漂的帶隙基準電壓；驅(qū)動電路，與所述電壓測試電路和數(shù)字邏輯電路分別連接，用于提供強電流驅(qū)動；數(shù)字邏輯電路，與所述驅(qū)動電路連接，用于控制輸出的連接方式。本申請給MOS管提供了安全工作電壓，增強了原邊反饋，且優(yōu)化了驅(qū)動模塊以減小帶隙基準電壓測試充電時間。

技術(shù)領域

本申請涉及半導體技術(shù)領域，尤其涉及一種高精度帶隙基準的自舉結(jié)構(gòu)及芯片。

背景技術(shù)

帶隙基準用于給芯片內(nèi)部電路提供穩(wěn)定的參考電壓，是現(xiàn)代半導體產(chǎn)品中必不可少的模塊。

對于一些高精度的器件，對帶隙基準的穩(wěn)定性也具有更高的要求。在流片完成后，對芯片重要指標進行測試(Trim)時，如何快速準確地測量帶隙基準電壓是亟待解決的問題。

發(fā)明內(nèi)容

針對相關(guān)技術(shù)存在的上述問題，本申請實施例提供一種高精度帶隙基準的自舉結(jié)構(gòu)及芯片。

第一方面，本申請?zhí)峁┮环N高精度帶隙基準的自舉結(jié)構(gòu)，包括：

自舉電壓負反饋回路，與輸入電源和帶隙基準電路分別連接，用于產(chǎn)生低于電源電壓的中間電壓和增強原邊反饋；

帶隙基準電路，與所述自舉電壓負反饋回路和電壓測試電路分別連接，用于產(chǎn)生帶隙基準電壓；

電壓測試電路，與所述帶隙基準電路和驅(qū)動電路分別連接，用于通過測試電阻網(wǎng)絡來得到低溫漂的帶隙基準電壓；

驅(qū)動電路，與所述電壓測試電路和數(shù)字邏輯電路分別連接，用于提供強電流驅(qū)動；

數(shù)字邏輯電路，與所述驅(qū)動電路連接，用于控制輸出的連接方式。

可選地，所述自舉電壓負反饋回路包括第一PMOS管MP7、第二PMOS管MP8、第一NMOS管MN11、第二NMOS管MN12、第三NMOS管MN1和第一雙極PNP管Q5、第三PMOS管MP10和第四PMOS管MP9；其中，所述第四PMOS管MP9的漏級和所述第二PMOS管MP8的源極連接，所述第二PMOS管MP8的漏級和所述第二NMOS管MN12的柵極連接，所述第二NMOS管MN12的漏級和所述第四PMOS管MP9的柵極連接，構(gòu)成回路。

可選地，所述中間電壓的電壓基于所述第一PMOS管MP7、所述雙極PNP管Q5和所述第三NMOS管MN1的電壓確定。

可選地，所述第三PMOS管MP10和所述第四PMOS管MP9構(gòu)成電流鏡，所述第四PMOS管MP9的電流和支路電流之和相同。

可選地，所述電流鏡鏡像出的電流經(jīng)過第二雙極PNP管Q4和可變電阻RQ輸出所述帶隙基準電壓。

可選地，所述驅(qū)動電路包括第一驅(qū)動子電路和第二驅(qū)動子電路，所述第一驅(qū)動子電路用于提供基準電流驅(qū)動，所述第二驅(qū)動子電路用于提供強電流驅(qū)動。

可選地，所述第二驅(qū)動子電路設置的偏置值高于所述第一驅(qū)動子電路設置的偏置值。

可選地，所述控制輸出的連接方式，包括：

在第一使能端為低電平的情況下，控制輸出連接到所述第一驅(qū)動子電路；或，

在所述第一使能端為高電平的情況下，控制輸出連接到所述第二驅(qū)動子電路。

可選地，在控制輸出連接到所述第二驅(qū)動子電路的情況下，第二使能端通過測試復用器連接到芯片PAD接口。