[發明專利]高精度帶隙基準的自舉結構及芯片

在審

• 申請號: 202210787455.7
• 申請日: 2022-07-04
• 公開（公告）號: CN115167607A
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 李文杰
• 申請（專利權）人: 中銀金融科技有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567;G01R19/00
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 任少瑞

1.一種高精度帶隙基準的自舉結構，其特征在于，包括：

自舉電壓負反饋回路，與輸入電源和帶隙基準電路分別連接，用于產生低于電源電壓的中間電壓和增強原邊反饋；

帶隙基準電路，與所述自舉電壓負反饋回路和電壓測試電路分別連接，用于產生帶隙基準電壓；

電壓測試電路，與所述帶隙基準電路和驅動電路分別連接，用于通過測試電阻網絡來得到低溫漂的帶隙基準電壓；

驅動電路，與所述電壓測試電路和數字邏輯電路分別連接，用于提供強電流驅動；

數字邏輯電路，與所述驅動電路連接，用于控制輸出的連接方式。

2.根據權利要求1所述的高精度帶隙基準的自舉結構，其特征在于，所述自舉電壓負反饋回路包括第一PMOS管(MP7)、第二PMOS管(MP8)、第一NMOS管(MN11)、第二NMOS管(MN12)、第三NMOS管(MN1)和第一雙極PNP管(Q5)、第三PMOS管(MP10)和第四PMOS管(MP9)；其中，所述第四PMOS管(MP9)的漏級和所述第二PMOS管(MP8)的源極連接，所述第二PMOS管(MP8)的漏級和所述第二NMOS管(MN12)的柵極連接，所述第二NMOS管(MN12)的漏級和所述第四PMOS管(MP9)的柵極連接，構成回路。

3.根據權利要求2所述的高精度帶隙基準的自舉結構，其特征在于，所述中間電壓的電壓基于所述第一PMOS管(MP7)、所述第一雙極PNP管(Q5)和所述第三NMOS管(MN1)的電壓確定。

4.根據權利要求3所述的高精度帶隙基準的自舉結構，其特征在于，所述第三PMOS管(MP10)和所述第四PMOS管(MP9)構成電流鏡，所述第四PMOS管(MP9)的電流和支路電流之和相同。

5.根據權利要求4所述的高精度帶隙基準的自舉結構，其特征在于，所述電流鏡鏡像出的電流經過第二雙極PNP管(Q4)和可變電阻(RQ)輸出所述帶隙基準電壓。

6.根據權利要求1所述的高精度帶隙基準的自舉結構，其特征在于，所述驅動電路包括第一驅動子電路和第二驅動子電路，所述第一驅動子電路用于提供基準電流驅動，所述第二驅動子電路用于提供強電流驅動。

7.根據權利要求6所述的高精度帶隙基準的自舉結構，其特征在于，所述第二驅動子電路設置的偏置值高于所述第一驅動子電路設置的偏置值。

8.根據權利要求6所述的高精度帶隙基準的自舉結構，其特征在于，所述控制輸出的連接方式，包括：

在第一使能端為低電平的情況下，控制輸出連接到所述第一驅動子電路；或，

在所述第一使能端為高電平的情況下，控制輸出連接到所述第二驅動子電路。

9.根據權利要求8所述的高精度帶隙基準的自舉結構，其特征在于，在控制輸出連接到所述第二驅動子電路的情況下，第二使能端通過測試復用器連接到芯片PAD接口。

10.一種芯片，其特征在于，包括權利要求1至9任一項所述的高精度帶隙基準的自舉結構。