[發明專利]一種支持并行總線IO信號正反接的方法和裝置

在審

• 申請號: 202210759131.2
• 申請日: 2022-06-30
• 公開（公告）號: CN115098421A
• 公開（公告）日: 2022-09-23
• 發明（設計）人: 丁微微;熊子涵;賈學強
• 申請（專利權）人: 山東云海國創云計算裝備產業創新中心有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 張濤;楊帆

本發明提供一種支持并行總線IO信號正反接的方法、系統、設備和存儲介質，方法包括：將第二芯片的多個輸入輸出接口的第一管腳按照順序通過開關連接到對應的焊盤電路；將第二芯片的多個輸入輸出接口的第二管腳按照反序通過開關連接到對應的焊盤電路；在所述第二芯片內設置反相器，根據所述反相器的第一引腳控制所述第一管腳對應的開關，并根據所述反相器的第二引腳控制所述第二管腳對應的開關；以及根據第一芯片與所述第二芯片的連接關系確定所述反相器的第一引腳和第二引腳的電平，并通過所述電平分別控制所有開關的通斷。本發明通過芯片內的反相器和開關組合搭建IO正反接電路，使得并行總線IO信號支持正序連接通信的同時也支持反序連接通信。

技術領域

本發明涉及芯片設計領域，更具體地，特別是指一種支持并行總線IO信號正反接的方法、系統、設備和存儲介質。

背景技術

目前電子設備內有多個芯片，芯片之間通過并行總線互連以增加信號傳輸速度，滿足實際應用需求。芯片與芯片連接時并行總線內的IO序號需要一一對應，并行總線才能進行數據的收發正常工作，見圖1和圖2。

Device1通過連接的并行總線往Device2發送數據時，必須Device1的IO1連接Device2的IO1，Device2的IO1收到數據經過IO1 pad circuit送到Device2芯片內部進行處理；Device1的IO2連接Device2的IO2，Device2的IO2收到數據經過IO2 pad circuit送到Device2芯片內部進行處理；Device1的IO3連接Device2的IO3，Device2的IO3收到數據經過IO3 pad circuit送到Device2芯片內部進行處理；Device1的IO4連接Device2的IO4，Device2的IO4收到數據經過IO4 pad circuit送到Device2芯片內部進行處理；并行總線才能正常工作。

Device1通過連接的并行總線從Device2接收數據時，必須Device1的IO1連接Device2的IO1，Device2芯片內部發送數據到Device2的IO1 pad circuit，然后經過Device2的IO1發送給Device1的IO1；Device1的IO2連接Device2的IO2，Device2芯片內部發送數據到Device2的IO2 pad circuit，然后經過Device2的IO2發送給Device1的IO2；Device1的IO3連接Device2的IO3，Device2芯片內部發送數據到Device2的IO3 padcircuit，然后經過Device2的IO3發送給Device1的IO3；Device1的IO4連接Device2的IO4，Device2芯片內部發送數據到Device2的IO4 pad circuit，然后經過Device2的IO4發送給Device1的IO4；并行總線才能正常工作。

為了使兩個芯片互連IO序號能夠一一對應，PCB走線時經常需要繞線或者穿層，以滿足互連IO序號一一對應要求。芯片間并行總線連接靈活度不夠，只能IO信號的序號一一對應連接通信，不能IO信號的序號反序對應連接通信，增加PCB布線長度和面積，增加PCB制作成本。

發明內容

有鑒于此，本發明實施例的目的在于提出一種支持并行總線IO信號正反接的方法、系統、計算機設備及計算機可讀存儲介質，本發明通過芯片內的反相器和開關組合搭建IO正反接電路，使得并行總線IO信號支持正序連接通信的同時也支持反序連接通信。

基于上述目的，本發明實施例的一方面提供了一種支持并行總線IO信號正反接的方法，包括如下步驟：將第二芯片的多個輸入輸出接口的第一管腳按照順序通過開關連接到對應的焊盤電路；將第二芯片的多個輸入輸出接口的第二管腳按照反序通過開關連接到對應的焊盤電路；在所述第二芯片內設置反相器，根據所述反相器的第一引腳控制所述第一管腳對應的開關，并根據所述反相器的第二引腳控制所述第二管腳對應的開關；以及根據第一芯片與所述第二芯片的連接關系確定所述反相器的第一引腳和第二引腳的電平，并通過所述電平分別控制所有開關的通斷。