[發明專利]一種PCB板差分過孔阻抗容性補償優化方法及PCB板

在審

• 申請號: 202210758017.8
• 申請日: 2022-06-30
• 公開（公告）號: CN115135034A
• 公開（公告）日: 2022-09-30
• 發明（設計）人: 丁鑫
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H05K3/42
• 分類號: H05K3/42;H05K1/02;H05K1/11
• 代理公司: 濟南誠智商標專利事務所有限公司 37105
• 代理人: 劉丙松

本發明提出了一種PCB板差分過孔阻抗容性補償優化方法，包括：在PCB板的第一層數中第一差分過孔的焊盤靠近第二差分過孔一側的外圍接觸設置第一外圍銅皮，在PCB板的第一層數中第二差分過孔的焊盤靠近第一差分過孔的外圍接觸設置第二外圍銅皮，第一外圍銅皮、第二外圍銅皮相對分離設置；在PCB板的第二層數中第一差分過孔的焊盤靠近第二差分過孔一側的外圍接觸設置第三外圍銅皮，在PCB板的第二層數中第二差分過孔的焊盤靠近第一差分過孔的外圍接觸設置第四外圍銅皮，第三外圍銅皮、第四外圍銅皮相對分離設置，本發明還提出了一種PCB板，提高了PCB板差分過孔阻抗容性補償優化的可靠性，減小與傳輸線之間的阻抗不連續問題。

技術領域

本發明涉及PCB板領域，尤其是涉及一種PCB板差分過孔阻抗容性補償優化方法及PCB板。

背景技術

隨著信息技術的不斷發展，對服務器性能要求也會越來越高，這就需要不斷提高處理器的運算處理速度來處理更多的數據。伴隨著CPU(central processing unit，中央處理器)不斷的迭代升級，信號速率只會越來越高，而互連傳輸線在單板內部作為處理器與其他外圍器件互連的橋梁，這就對互連傳輸通道提出了更高的要求，給互連設計帶來了更大的挑戰。

影響傳輸線通道性能“好壞”的因素之一便是阻抗。隨著處理器的不斷升級，信號頻率越來越高，這就要求信號上升時間更短。同時為了更低的功耗芯片工作電壓也會更低，而在此時由阻抗不連續引起的反射問題會給信號帶來致命影響，例如由反射造成的信號回溝現象會引起誤觸發等。

為了消除反射所引起的問題，這就需要使互連通道阻抗盡量連續。信號孔作為多層PCB板(Printed Circuit Board，印刷電路板)信號換層不可或缺的一個元素，必須存在。可伴隨信號孔的引入勢必會帶來阻抗不連續問題，那么如何減少信號孔阻抗突變便成為高速設計中重要的一步。尤其在低DK值(介電常數)板材，高厚度單板條件下，受限于加工因素高速信號差分孔阻抗優化更加困難。

現有技術中，高速差分孔阻抗優化，一般是通過調整差分過孔P與N之間間距、調整反焊盤大小及形狀等來達到調整過孔阻抗的目的。

但是，在低DK值、厚度較大單板PCB板的情況下，由于過孔寄生電容的減少、寄生電感的增加會導致過孔整體阻抗偏高，高于傳輸線很多，有較大的阻抗不連續。雖然通過減少差分過孔P、N間距，縮小反焊盤尺寸能減小阻抗，但受制于板廠加工基線，兩者并不能一味的減小。尤其是，在遇到低DK值較大板厚的情況下，通過調整前兩者來減小過孔阻抗后，仍與傳輸線有較大偏差，不滿足要求，不利于提高PCB板差分過孔阻抗容性補償優化的可靠性。

發明內容

本發明為了解決現有技術中存在的問題，創新提出了一種PCB板差分過孔阻抗容性補償優化方法及PCB板，有效解決由于現有技術造成PCB板差分過孔阻抗容性補償優化的可靠性不高的問題，有效地提高了PCB板差分過孔阻抗容性補償優化的可靠性。

本發明第一方面提供了一種PCB板差分過孔阻抗容性補償優化方法，包括：

根據PCB板的厚度分別確定第一銅皮組所在的第一層數以及第二銅皮組所在的第二層數；

在PCB板的第一層數中第一差分過孔的焊盤靠近第二差分過孔一側的外圍接觸設置第一外圍銅皮，在PCB板的第一層數中第二差分過孔的焊盤靠近第一差分過孔的外圍接觸設置第二外圍銅皮，所述第一外圍銅皮、第二外圍銅皮相對分離設置，共同組成第一銅皮組；

在PCB板的第二層數中第一差分過孔的焊盤靠近第二差分過孔一側的外圍接觸設置第三外圍銅皮，在PCB板的第二層數中第二差分過孔的焊盤靠近第一差分過孔的外圍接觸設置第四外圍銅皮，所述第三外圍銅皮、第四外圍銅皮相對分離設置，共同組成第二銅皮組；所述第一銅皮組與第二銅皮組用于通過增加過孔寄生電容減小差分過孔阻抗。

可選地，第一層數為PCB中第一厚度位置對應的非介質層，第二層數為PCB中第二厚度位置對應的非介質層。