[發明專利]一種高效的集成電路芯片修調測試電路及測試方法

有效

• 申請號: 202210738551.2
• 申請日: 2022-06-28
• 公開（公告）號: CN114814556B
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 蘇州貝克微電子股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 陳剛

本申請包括一種高效的集成電路芯片修調測試電路及測試方法，具體涉及集成電路測試技術領域。在該電路中，電路包括原始參數電阻以及多個修調電阻；原始參數電阻依次與多個修調電阻串聯后接地；修調電阻的第一端與修調電阻對應的修調開關管的漏極連接；修調電阻的第二端與修調電阻對應的修調開關管的源極連接；修調電阻對應的控制電路與修調電阻對應的修調開關管的柵極連接，以控制修調開關管的導通。通過上述電路結構可以將初始值設計在設計目標值附近，當設計出的集成電路芯片的實際參數值與設計目標值足夠接近時則不需要修調，且當需要修調時可以實現雙向修調，不會發生因只能單向修調而無法實現修調的情況，從而提高了集成電路芯片測試的效率。

技術領域

本發明涉及集成電路測試技術領域，具體涉及一種高效的集成電路芯片修調測試電路及測試方法。

背景技術

在對半導體集成電路芯片進行測試時，通常需要通過熔絲修調的方式對其內部參數進行調整，從而使得在測的半導體集成電路芯片的各項參數指標均符合設計要求。

現有技術中，如圖1所示半導體芯片中包含有多個熔絲，當熔絲熔斷時可以對半導體芯片的參數進行調整，并且在半導體芯片中，各個熔絲熔斷時所產生的參數變更值通常是按照二進制進行分布的，例如當存在熔絲F1至F6時，則熔斷F1至F6所產生的參數變更的修調值分別為1mv至32mv。因此需要對半導體芯片進行熔絲修調時，只需要根據初始值T0和設計目標值T計算出需要調整參數的理論修調值，并與最低位的基準修調值1mv進行比較，并將比值取整后轉換為二進制數，低位對應F1，高位對應F6，哪一位為“1”，就燒哪一位對應的熔絲。

上述方案中的修調測試電路，修調時只能從初始值開始向上修調，因此，為了防止出現初始值T0大于設計目標值T，而無法修調的情況，通常在設計芯片時，將初始值T0設計為低于設計目標值T很多，而不是將初始值T0設計在設計目標值T附近，故此時，全部集成電路芯片都需要從初始值T0開始向上修調，使得芯片只能先修調熔絲后，再測試其他性能，從而大大降低了集成電路芯片測試的效率。

發明內容

本申請實施例提供一種高效的集成電路芯片修調測試電路及測試方法，提高了集成電路芯片的測試效率，所述方案如下：

一方面，提供了一種高效的集成電路芯片修調測試電路，所述電路包括原始參數電阻以及多個修調電阻；

所述原始參數電阻依次與多個所述修調電阻串聯后接地，以便處于初始狀態的所述多個修調電阻與所述原始參數電阻所組成結構的參數的初始值，與設計目標值之間的誤差小于第一閾值；

針對每個所述修調電阻，所述修調電阻的第一端與所述修調電阻對應的修調開關管的漏極連接；所述修調電阻的第二端與所述修調電阻對應的修調開關管的源極連接；

所述修調電阻對應的控制電路與所述修調電阻對應的修調開關管的柵極連接，以控制所述修調開關管的導通或關斷。

在一種可能的實現方式中，所述修調電阻的第一端分別與所述修調電阻對應的指定個數的修調開關管的漏極連接；所述修調電阻的第二端分別與所述修調電阻對應的指定個數的修調開關管的源極連接；

所述指定個數與所述修調電阻的阻值對應。

在一種可能的實現方式中，所述控制電路包括熔絲電阻、控制電路電阻、邏輯電路、熔絲開關管以及反相模塊；

輸入電壓依次通過所述熔絲電阻連接至所述熔絲開關管的漏極；

所述熔絲開關管的源極接地，以當所述熔絲開關管的柵極接收到導通信號時，將所述熔絲電阻接地；

所述輸入電壓還通過所述熔絲電阻連接至所述邏輯電路的第一端；

所述輸入電壓還通過所述控制電路電阻連接至所述邏輯電路的第二端；