[發明專利]一種高效的集成電路芯片修調測試電路及測試方法

有效

• 申請號: 202210738551.2
• 申請日: 2022-06-28
• 公開（公告）號: CN114814556B
• 公開（公告）日: 2022-10-04
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 蘇州貝克微電子股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 陳剛

1.一種高效的集成電路芯片修調測試電路，其特征在于，所述電路包括原始參數電阻以及多個修調電阻；

所述原始參數電阻依次與多個所述修調電阻串聯后接地，以便處于初始狀態的所述多個修調電阻與所述原始參數電阻所組成結構的參數的初始值，與設計目標值之間的誤差小于第一閾值；所述設計目標值是按照TT工藝角參數進行設計的；

針對每個所述修調電阻，所述修調電阻的第一端與所述修調電阻對應的修調開關管的漏極連接；所述修調電阻的第二端與所述修調電阻對應的修調開關管的源極連接；

所述修調電阻對應的控制電路與所述修調電阻對應的修調開關管的柵極連接，以控制所述修調開關管的導通或關斷；

所述控制電路包括熔絲電阻、控制電路電阻、邏輯電路、熔絲開關管以及反相模塊；

輸入電壓依次通過所述熔絲電阻連接至所述熔絲開關管的漏極；

所述熔絲開關管的源極接地，以當所述熔絲開關管的柵極接收到導通信號時，將所述熔絲電阻接地；

所述輸入電壓還通過所述熔絲電阻連接至所述邏輯電路的第一端；

所述輸入電壓還通過所述控制電路電阻連接至所述邏輯電路的第二端；

所述邏輯電路的輸出端連接至反相模塊的輸入端；所述反相模塊的輸出端與所述修調開關管的柵極連接；

所述邏輯電路用于比較所述熔絲電阻的阻值與所述控制電路電阻的阻值，并通過邏輯電路的輸出端輸出與比較結果對應的控制信號；

所述熔絲電阻在未熔斷時的阻值小于所述控制電路電阻的阻值；所述熔絲電阻在熔斷后的阻值大于所述控制電路電阻的阻值；

所述反相模塊包括第一反相器；

所述邏輯電路的輸出端連接至所述第一反相器的輸入端；所述第一反相器的輸出端與所述修調開關管的柵極連接；

所述第一反相器的電源正端接入所述輸入電壓；所述第一反相器的電源負端接地；

所述反相模塊包括第二反相器與第三反相器；

所述邏輯電路的輸出端連接至所述第二反相器的輸入端；所述第二反相器的輸出端與所述第三反相器的輸入端連接；所述第三反相器的輸出端與所述修調開關管的柵極連接；

所述第二反相器的電源正端接入所述輸入電壓；所述第二反相器的電源負端接地；

所述第三反相器的電源正端接入所述輸入電壓；所述第三反相器的電源負端接地。

2.根據權利要求1所述的電路，其特征在于，所述修調電阻的第一端分別與所述修調電阻對應的指定個數的修調開關管的漏極連接；所述修調電阻的第二端分別與所述修調電阻對應的指定個數的修調開關管的源極連接；

所述指定個數與所述修調電阻的阻值對應。

3.根據權利要求1所述的電路，其特征在于，當所述邏輯電路檢測到所述熔絲電阻的阻值小于所述控制電路電阻的阻值時，所述控制信號為高電平；

當所述邏輯電路檢測到所述熔絲電阻的阻值大于所述控制電路電阻的阻值時，所述控制信號為低電平。

4.根據權利要求1所述的電路，其特征在于，當所述邏輯電路檢測到所述熔絲電阻的阻值小于所述控制電路電阻的阻值時，所述控制信號為低電平；

當所述邏輯電路檢測到所述熔絲電阻的阻值大于所述控制電路電阻的阻值時，所述控制信號為高電平。