[發明專利]一種芯片位置識別方法及基于該方法的芯片時序設定方法

在審

• 申請號: 202210738512.2
• 申請日: 2022-06-28
• 公開（公告）號: CN114822635A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: M·亞歷山大
• 申請（專利權）人: 浙江力積存儲科技有限公司
• 主分類號: G11C11/4076
• 分類號: G11C11/4076;G11C11/4072
• 代理公司: 蘇州彰尚知識產權代理事務所(普通合伙) 32336
• 代理人: 周勤徑

本發明提供一種芯片位置識別方法及基于該方法的芯片時序設定方法，其先根據芯片的預設堆疊數量為每級芯片配置至少一個特征信號電路，以及與特征信號電路一一對應的特征信號，芯片堆疊上電后，特征信號電路根據前級芯片的輸出信號，對本級芯片的特征信號進行賦值，從而使得每一芯片的特征信號構成的特征信號標識位形成有序數列，這樣，芯片根據自身的特征信號標識位即可識別其在堆疊中的位置，以及相對堆疊中其他芯片的位置，另外，再此基礎上，芯片可以根據其在堆疊中的位置，自動地為本級芯片設置時序，解決了堆疊芯片位置無法識別以及堆疊后芯片時序設定復雜的技術問題。

技術領域

本發明涉及芯片設計及芯片識別技術領域，具體地說，涉及一種芯片位置識別方法及基于該方法的芯片時序設定方法。

背景技術

傳統的DRAM，也即動態隨機存儲存儲器，已無法滿足如今例如人工智能、數據服務器應用等領域內，對存儲設備的存儲容量和存儲速率所提出的更高要求。而硅通孔（TSV）互連技術，是一種完全穿過硅晶圓或芯片，并于芯片表面和背面之間形成數千個垂直互連電路連接技術，該技術相較于引線鍵合、倒裝芯片等傳統堆疊解決方案，其形成的三維封裝集成電路具有互連長度更小的優點。因此基于硅通孔互連技術實現存儲設備容量和帶寬擴展的這一特性，其被作為提升DRAM性能和密度的重要手段，已經在現有的動態隨機存取存儲器中得到較為廣泛的運用。

以控制器和芯片的一次讀寫過程為例。參看圖1，圖1為示意圖，示出了現有技術下堆疊芯片的讀寫過程。圖中的控制器（controller）向芯片（chip）發送一個讀指令，當芯片接收到讀指令后，將其存儲的數據送出。在送出數據的同時，芯片還會發送一個返回的讀指令，返回的讀指令會按照圖1所示的方向，是由發送數據的芯片朝向堆疊頂端的芯片，而當達到頂端芯片后再從頂端芯片返回，直至回到控制器處。

繼續參看圖1，在多芯片堆疊中，對于控制器在某一時刻發送出的指令，由于頂層芯片距離控制器的本征距離要大于底層芯片，則頂層芯片接收到該信號的時間要比底層芯片晚得多，也即，對不同層芯片請求數據時，其信號時序不同，那么采用硅通孔技術實現多芯片堆疊時，不同層間芯片的信號時序則是芯片設計中無法規避的問題?，F有技術中，通常是根據堆疊芯片的數量，以及芯片在堆疊中所處的位置，在形成堆疊集成后為每一塊芯片配置其相應的時序。實際上，由于芯片內部的邏輯都是提前設定的，因此盡管在芯片堆疊集成完成后，能夠獲取當前堆疊中包含的芯片的數量和某一芯片所處的位置，然而在芯片堆疊完成后再對芯片進行后期時序調節是非常麻煩的。

在芯片堆疊后進行調節的技術難題，究其原因在于，芯片無法自動識別其在堆疊中相對于其他芯片的位置（主要是頂層芯片和底層芯片），也無法自動識別自己是否為頂層或者底層芯片，從而芯片也就無法根據其相對頂層芯片和/或底層芯片的位置來配置相應時序。

有鑒于此，應當對現有技術進行改進，以解決堆疊芯片無法識別其所處位置的技術問題。

發明內容

針對現有技術的不足，本發明提供了一種能夠實現芯片在堆疊集成后自動識別其在堆疊中的相對位置，尤其是相對底層芯片和頂層芯片相對位置的芯片位置識別方法，以及在該方法的基礎上，在堆疊后為堆疊中的各芯片設定時序的芯片時序設定方法。

為解決以上技術問題，本發明采取了一種芯片位置識別方法，在芯片堆疊前，根據芯片的預設堆疊數量為每級芯片配置至少一個特征信號電路的步驟S1；為每級芯片的所述特征信號電路配置對應的邏輯電路，芯片堆疊上電后，每級芯片的所述邏輯電路根據前級芯片的輸出信號，為其所在級芯片的至少一個特征信號電路中的特征信號賦值的步驟S2；每級芯片根據其的所述特征信號，確定其在堆疊中所處位置的步驟S3。