[發明專利]一種芯片位置識別方法及基于該方法的芯片時序設定方法

在審

• 申請號: 202210738512.2
• 申請日: 2022-06-28
• 公開（公告）號: CN114822635A
• 公開（公告）日: 2022-07-29
• 發明（設計）人: M·亞歷山大
• 申請（專利權）人: 浙江力積存儲科技有限公司
• 主分類號: G11C11/4076
• 分類號: G11C11/4076;G11C11/4072
• 代理公司: 蘇州彰尚知識產權代理事務所(普通合伙) 32336
• 代理人: 周勤徑

1.一種芯片位置識別方法，其特征在于，所述芯片位置識別方法包括如下步驟：

在芯片堆疊前，根據芯片的預設堆疊數量為每級芯片配置至少一個特征信號電路的步驟S1； 為每級芯片的所述特征信號電路配置對應的邏輯電路，芯片堆疊上電后，每級芯片的所述邏輯電路根據前級芯片的輸出信號，為其所在級芯片的至少一個特征信號電路中的特征信號賦值的步驟S2；每級芯片根據其的所述特征信號，確定其在堆疊中所處位置的步驟S3。

2.根據權利要求1所述的芯片位置識別方法，其特征在于，在所述步驟S1中，

所述特征信號構成長度至少為一位的序列，定義該序列為特征信號標識位，初始狀態下，保持每一所述特征信號電路都通過第一電阻接地，以使得每一所述特征信號保持第一狀態，當所述特征信號標識位內的所述特征信號都保持第一狀態時，將所述特征信號標識位標識出的位置定義為第一位置。

3.根據權利要求2所述的芯片位置識別方法，其特征在于，所述步驟S2中，每級芯片的所述邏輯電路根據前級輸出信號，為其所在級芯片的至少一個特征信號電路中的特征信號賦值的步驟S2包括：當前級芯片的所述邏輯電路獲取前級芯片的輸出信號的步驟S21；所述邏輯電路根據前級芯片的輸出信號，按照預設順序驅動至少一個特征信號中特征信號處于第一狀態的首個特征信號電路，并驅動其特征信號為第二狀態，再將驅動的首個特征信號電路的所有前序特征信號電路的特征信號驅動為第一狀態，以使得當前級芯片的所述特征信號標識位按照預設量變化，并得到當前級芯片的特征信號標識位，以及該特征信號標識位標識的第二位置的步驟S22；將當前級芯片的所述特征信號標識位輸出至下一級芯片，并重復步驟S21至步驟22，直至得到底層芯片和/或頂層芯片的特征信號位的步驟S23。

4.根據權利要求3所述的芯片位置識別方法，其特征在于，使得當前級芯片的所述特征信號標識位按照預設量變化的步驟具體為：當前芯片的所述特征信號標識位按照預設量實現增加或者減少，以使得堆疊后多個芯片的所述特征信號標識位呈遞增或者遞減序列。

5.根據權利要求3或4所述的芯片位置識別方法，其特征在于，當前級芯片的所述邏輯電路獲取前級芯片的輸出信號的步驟S21中，還包括使得至少一個所述特征信號電路中的每一特征信號電路都通過連接第一電阻后接地的步驟，其中，

若當前級芯片為起始芯片，則起始芯片獲取前一級輸出時為高阻態，則起始芯片的所述特征信號都保持第一狀態。

6.根據權利要求2所述的芯片位置識別方法，其特征在于，每級芯片根據其的所述特征信號，確定其在堆疊中所處位置的步驟S3具體為：對于堆疊中任意兩塊芯片，根據兩者各自的所述特征信號標識位確定其在堆疊中所處的位置。

7.根據權利要求6所述的芯片位置識別方法，其特征在于，在所述步驟S1中，為每級芯片配置至少兩個特征信號電路，分別定義為第一特征信號電路和第二特征信號電路，其中，配置所述第一特征信號電路對應的邏輯電路驅動方向為自堆疊芯片的底層向頂層驅動的方向，配置所述第二特征信號電路對應的邏輯電路的驅動方向為自堆疊芯片的頂層向底層驅動的方向。

8.根據權利要求7所述的芯片位置識別方法，其特征在于，在所述步驟S3中，所述第一特征信號電路內的特征信號構成的長度至少為一位的第一特征信號標識位，所述第二特征信號電路內的特征信號構成長度至少為一位的第二特征信號標識位，其中，每級芯片根據其的所述第一特征信號標識位，確定其在堆疊中相對底層芯片的位置，以及，每級芯片根據其的所述第二特征信號標識位，確定其在堆疊中相對頂層芯片的位置。

9.一種基于權利要求1至8任一項所述芯片位置識別方法的芯片時序設定方法，其特征在于，所述方法包括如下步驟：芯片堆疊集成后，控制器驅動所述邏輯電路，按照預設順序順次改變堆疊中各芯片的特征信號，以得到各芯片的特征信號標識位；芯片根據各自的特征信號標識位確定其在堆疊中的位置，并根據其在堆疊中的位置，通過編碼器選擇不同的延遲。