[發(fā)明專利]TDDB性能提升的金屬電容結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 202210737831.1
• 申請日: 2022-06-28
• 公開（公告）號: CN114823640B
• 公開（公告）日: 2022-09-20
• 發(fā)明（設(shè)計）人: 廖軍;洪明杰
• 申請（專利權(quán)）人: 廣州粵芯半導(dǎo)體技術(shù)有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L49/02;H01G4/33;H01G4/012;H01G4/06
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 羅泳文

1.一種TDDB性能提升的金屬電容結(jié)構(gòu)的制造方法，其特征在于：所述制造方法包括：

提供一基底，所述基底上設(shè)置有底層金屬層和介質(zhì)層，所述底層金屬層耦接到所述介質(zhì)層的第一主面；

于所述介質(zhì)層與所述第一主面相對的第二主面上界定電容區(qū)，包括以下步驟：

在所述介質(zhì)層的第二主面上進行光刻以定義出第一圖形區(qū)；

基于所述第一圖形區(qū)在所述介質(zhì)層中刻蝕出凹部，所述凹部的底部對應(yīng)于電容區(qū)的絕緣層；

于所述介質(zhì)層的第二表面上覆蓋頂層金屬層；

在所述頂層金屬層進行光刻以定義出第二圖形區(qū)，所述第二圖形區(qū)與所述凹部的內(nèi)側(cè)壁界定的空間重合；和

基于所述第二圖形區(qū)對所述頂層金屬層進行刻蝕，使所述頂層金屬層圖形化以形成電容區(qū)的上電極，所述上電極與電容區(qū)內(nèi)介質(zhì)層的邊界自對準，所得的非電容區(qū)內(nèi)介質(zhì)層的厚度不小于所述電容區(qū)的絕緣層的厚度。

2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于：通過等離子體刻蝕工藝對所述介質(zhì)層進行刻蝕以于所述介質(zhì)層上界定出電容區(qū)，所述電容區(qū)內(nèi)各處介質(zhì)層厚度一致。

3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于：通過等離子體刻蝕工藝基于所述第二圖形區(qū)對所述頂層金屬層進行刻蝕，非電容區(qū)內(nèi)頂層金屬層被刻蝕的速率不同，靠近電容區(qū)邊緣的頂層金屬層被刻蝕的速率大于位于非電容區(qū)中間區(qū)域的頂層金屬層被刻蝕的速率。

4.根據(jù)權(quán)利要求1所述的制造方法，其特征在于：用于形成所述介質(zhì)層的介電材料包括氮化硅、氧化硅或氮氧化硅中的任一種。

5.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，所述制造方法還包括：在形成所述上電極之后，于所述基底上方沉積層間介質(zhì)層；在所述電容區(qū)上方貫穿所述層間介質(zhì)層中形成與所述上電極電性連接的第一電連接件，以及在所述非電容區(qū)上方貫穿所述層間介質(zhì)層和所述介質(zhì)層而形成與所述底層金屬層電性連接的第二電連接件。