[發明專利]可調式隔離環及可調式隔離環的版圖生成方法

在審

• 申請號: 202210713661.3
• 申請日: 2022-06-22
• 公開（公告）號: CN115000158A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 邱德崇;瞿濤
• 申請（專利權）人: 深圳市中科藍訊科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/02;G06F30/392
• 代理公司: 深圳市程炎知識產權代理事務所(普通合伙) 44676
• 代理人: 蔡樂慶

本發明涉及集成電路版圖設計技術領域，具體涉及一種可調式隔離環及可調式隔離環的版圖生成方法。可調式隔離環包括首尾相連的多個隔離單元，其中，相鄰兩個隔離單元的重疊區域共用接觸孔。本實施例不僅在重疊區域內設置接觸孔，而且還可作到相鄰兩個隔離單元在重疊區域之處共用接觸孔，如此可降低隔離環的阻抗，避免因接觸孔部分錯開或者完全錯開而導致隔離環的阻抗過高的問題，有利于提高隔離環的應用范圍。

技術領域

本發明涉及集成電路版圖設計技術領域，具體涉及一種可調式隔離環及可調式隔離環的版圖生成方法。

背景技術

MOS器件的版圖結構設計需要在MOS器件周圍環繞設置襯底隔離環，其中，襯底隔離環包括接觸孔、有源區及注入層。現有技術在繪制襯底隔離環時，需要在版圖繪制軟件上一筆一畫地連接出矩形框和接觸孔，尤其是在相鄰兩條隔離單元的重疊區域，由于無法在滿足設計規則的要求下作到接觸孔的完全重疊，往往在相鄰兩條隔離單元的重疊區域之處取消接觸孔的設置，雖然此舉滿足了設計規則的要求，但是此舉提高了襯底隔離環的阻抗，從而間接地提高了MOS器件的阻抗，不利于MOS器件在低阻抗場景下的應用。

發明內容

本發明實施例的一個目的旨在提供一種可調式隔離環及可調式隔離環的版圖生成方法，旨在改善現有隔離環的阻抗較高的問題。

在第一方面，本發明實施例提供一種可調式隔離環，包括首尾相連的多個隔離單元，其中，相鄰兩個所述隔離單元的重疊區域共用接觸孔。

可選地，每個所述隔離單元包括阱單元，所述阱單元設有注入層，所述注入層內設有有源區，所述有源區均勻設有接觸孔，所述有源區的上表面層疊設有金屬層。

可選地，所述阱單元為P阱，所述P阱的有源區的寬度為：

W_p1＝nA_p1+S_p1(n-1)+2B_p1；

所述P阱的注入層的寬度為：

W_p2＝W_p1+2C_p1；

其中，W_p1為所述有源區的寬度，n為所述有源區的同側外邊到同側內邊所經過接觸孔的排數，A_p1為所述接觸孔的寬度，S_p1為相鄰兩個所述接觸孔之間的距離，B_p1為所述接觸孔到所述有源區的最小距離，W_p2為所述注入層的寬度，C_p1為所述注入層的同側內邊到所述有源區的同側外邊的最小距離。

可選地，所述阱單元為N阱，所述N阱的有源區的寬度為：

W_N1＝mA_N1+S_N1(m-1)+2B_N1；

所述N阱的注入層的寬度為：

W_N2＝W_N1+2C_N1；

所述N阱的寬度為：

W_N3＝W_N2+2D_N1；

其中，W_N1為所述有源區的寬度，M為所述有源區的同側外邊到同側內邊所經過接觸孔的排數，A_N1為所述接觸孔的寬度，S_N1為相鄰兩個所述接觸孔之間的距離，B_N1為所述接觸孔到所述有源區的最小距離，W_N2為所述注入層的寬度，C_N為所述注入層的同側內邊到所述有源區的同側外邊的最小距離，W_N3為所述N阱的寬度，D_N1為所述N阱外邊到所述注入層的最小距離。