[發(fā)明專利]單一多晶硅層非易失性存儲單元及其相關(guān)陣列結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202210712472.4
• 申請日: 2022-06-22
• 公開（公告）號: CN115996573A
• 公開（公告）日: 2023-04-21
• 發(fā)明（設(shè)計）人: 陳學(xué)威;蕭婉勻;陳緯仁;孫文堂
• 申請（專利權(quán)）人: 力旺電子股份有限公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/40;H10B41/42;H10B41/50
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 王銳

本發(fā)明為一種具可編程可抹除的單一多晶硅層非易失性存儲單元及其相關(guān)陣列結(jié)構(gòu)。在陣列結(jié)構(gòu)的存儲單元中，輔助柵極區(qū)域由至少兩個平板電容器所組成，且至少兩個平板電容器其中之一為多晶硅/多晶硅平板電容器，另一則為金屬/多晶硅平板電容器。由于平板電容器的構(gòu)造簡單、制作工藝容易，還可以有效地降低存儲單元的尺寸(size)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種非易失性存儲器(nonvolatile?memory)，且特別涉及一種具可編程可抹除的單一多晶硅層非易失性存儲單元及其相關(guān)陣列結(jié)構(gòu)。

背景技術(shù)

眾所周知，非易失性存儲器的存儲單元(memory?cell)中包括一存儲單元。舉例來說，存儲單元可為浮動?xùn)啪w管。根據(jù)浮動?xùn)啪w管的浮動?xùn)艠O中所存儲電荷(charge)的多寡來決定存儲單元的存儲狀態(tài)。

為了要相容于傳統(tǒng)標(biāo)準(zhǔn)CMOS晶體管的制作工藝，現(xiàn)今非易失性存儲器的存儲單元中，已經(jīng)可以設(shè)計出單一多晶硅層的浮動?xùn)啪w管(single-poly?floating?gatetransistor)。將浮動?xùn)啪w管搭配其他電子元件(electronic?device)即可組成單一多晶硅層非易失性存儲單元(single-poly?nonvolatile?memory?cell)。

美國專利US?8,941,167揭露一種具可編程可抹除的單一多晶硅層非易失性存儲器(erasable?programmable?single-poly?nonvolatile?memory)。請參照圖1A與圖1B，其所繪示為現(xiàn)有單一多晶硅層非易失性存儲單元的俯視圖與等效電路。以下的說明中，將單一多晶硅層非易失性存儲單元簡稱為存儲單元。

如圖1A所示，在N型阱區(qū)NW1中包括三個p型摻雜區(qū)31、32、33，在三個p型摻雜區(qū)31、32、33之間的表面上方包括兩個由多晶硅層(polysilicon?layer)所組成的選擇柵極34與浮動?xùn)艠O36。浮動?xùn)艠O36向外延伸并相鄰于p型摻雜區(qū)48與n型摻雜區(qū)49，且p型摻雜區(qū)48與n型摻雜區(qū)49位于N型阱區(qū)NW2中。另外，浮動?xùn)艠O36也相鄰于n型摻雜區(qū)53。

現(xiàn)有存儲單元包括：選擇晶體管M_S、浮動?xùn)啪w管M_F、p型晶體管與n型晶體管。其中，選擇晶體管M_S與浮動?xùn)啪w管M_F制作于N型阱區(qū)NW1，p型晶體管制作于N型阱區(qū)NW2，n型晶體管制作于P型阱區(qū)PW(未繪示，位于n型摻雜區(qū)53下方)。

選擇晶體管M_S由p型摻雜區(qū)31、p型摻雜區(qū)32、選擇柵極34與N型阱區(qū)NW1所組成。浮動?xùn)啪w管M_F由p型摻雜區(qū)32、p型摻雜區(qū)33、浮動?xùn)艠O36與N型阱區(qū)NW1所組成。p型晶體管由浮動?xùn)艠O36與抹除柵極區(qū)域(erase?gate?region)45所組成。n型晶體管由浮動?xùn)艠O36與輔助柵極區(qū)域(assist?gate?region)55所組成。另外，抹除柵極區(qū)域(erase?gate?region)45包括N型阱區(qū)NW2、p型摻雜區(qū)48與n型摻雜區(qū)49。輔助柵極區(qū)域(assist?gate?region)55包括P型阱區(qū)PW、n型摻雜區(qū)53。

如圖1B所示，選擇晶體管M_S的選擇柵極34連接至一選擇柵極電壓V_SG，選擇晶體管M_S的第一漏/源端(drain/source?terminal)接收源極線電壓V_SL，選擇晶體管M_S的體極端(body?terminal)接收N型阱區(qū)電壓V_NW1。浮動?xùn)啪w管M_F的第一漏/源端連接至選擇晶體管M_S的第二漏/源端，浮動?xùn)啪w管M_F的第二漏/源端接收位線電壓V_BL，浮動?xùn)啪w管M_F的體極端(body?terminal)接收N型阱區(qū)電壓V_NW1。