[發明專利]單一多晶硅層非易失性存儲單元及其相關陣列結構

在審

• 申請號: 202210712472.4
• 申請日: 2022-06-22
• 公開（公告）號: CN115996573A
• 公開（公告）日: 2023-04-21
• 發明（設計）人: 陳學威;蕭婉勻;陳緯仁;孫文堂
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/40;H10B41/42;H10B41/50
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王銳

1.一種具可編程可抹除的單一多晶硅層非易失性存儲單元的陣列結構，該陣列結構制作于基板上，該陣列結構包括：

隔離結構，形成于該基板上，且該隔離結構將該基板表面區分為第一區域與第二區域；

第一阱區，形成于該基板的該第一區域表面下方；

第二阱區，形成于該基板的該第二區域表面下方；

第一柵極結構與第二柵極結構，形成于該第一區域表面，且該第一柵極結構與該第二柵極結構將該第一區域表面區分為第一摻雜區、第二摻雜區與第三摻雜區，其中該第一柵極結構連接至第一選擇柵極線，該第二柵極結構向外經過該隔離結構表面并延伸至該第二區域且覆蓋于部分的該第二區域，該第一摻雜區連接至源極線，且該第三摻雜區連接至第一位線；

第三柵極結構，形成于隔離結構上，且位于該第二柵極結構的第一側；

第四摻雜區，形成于該第二區域表面下方，且該第四摻雜區連接至抹除線；以及

金屬層，形成于該第二柵極結構的上方，且該金屬層電連接至該第三柵極結構，且該金屬層連接至輔助柵極線；

其中，該第一柵極結構包括第一柵極氧化層與第一多晶硅柵極層，該第二柵極結構包括第二柵極氧化層與第二多晶硅柵極層，該第三柵極結構包括第三柵極氧化層與第三多晶硅柵極層；

其中，該第一摻雜區、該第一柵極結構與該第二摻雜區形成第一選擇晶體管；該第二摻雜區、該第二柵極結構與該第三摻雜區形成第一浮動柵晶體管；該第二柵極結構與該第四摻雜區形成第一金屬氧化物半導體電容器；該第二多晶硅柵極層與該第三多晶硅柵極層形成第一多晶硅/多晶硅平板電容器；該第二多晶硅柵極層與金屬層形成第一金屬/多晶硅平板電容器；

其中，該陣列結構的第一存儲單元包括：該第一選擇晶體管、該第一浮動柵晶體管、該第一金屬氧化物半導體電容器、該第一多晶硅/多晶硅平板電容器與該第一金屬/多晶硅平板電容器。

2.如權利要求1所述的陣列結構，其中該第一存儲單元中，該第一選擇晶體管的柵極端連接至該第一選擇柵極線，該第一選擇晶體管的第一漏/源端連接至該源極線，該第一浮動柵晶體管的第一漏/源端連接至該第一選擇晶體管的第二漏/源端，該第一浮動柵晶體管的第二漏/源端連接至該第一位線，該第一金屬氧化物半導體電容器的第一端連接至該第一浮動柵晶體管的浮動柵極，該第一金屬氧化物半導體電容器的第二端連接至該抹除線，該第一多晶硅/多晶硅平板電容器的第一端連接至該第一浮動柵晶體管的該浮動柵極，該第一多晶硅/多晶硅平板電容器的第二端連接至該輔助柵極線，該第一金屬/多晶硅平板電容器的第一端連接至該第一浮動柵晶體管的該浮動柵極，該第一金屬/多晶硅平板電容器的第二端連接至該輔助柵極線。

3.如權利要求2所述的陣列結構，還包括第二存儲單元，包括：第二選擇晶體管、第二浮動柵晶體管、第二金屬氧化物半導體電容器、第二多晶硅/多晶硅平板電容器與第二金屬/多晶硅平板電容器，其中該第一選擇晶體管與該第二選擇晶體管共享該第一多晶硅柵極層。

4.如權利要求1所述的陣列結構，還包括第四柵極結構形成于隔離結構上，該第四柵極結構位于該第二柵極結構的第二側，該第四柵極結構包括第四柵極氧化層與第四多晶硅柵極層，該第二多晶硅柵極層與該第四多晶硅柵極層形成第二多晶硅/多晶硅平板電容器。

5.如權利要求4所述的陣列結構，其中該第一存儲單元還包括該第二多晶硅/多晶硅平板電容器，該第一選擇晶體管的柵極端連接至該第一選擇柵極線，該第一選擇晶體管的第一漏/源端連接至該源極線，該第一浮動柵晶體管的第一漏/源端連接至該第一選擇晶體管的第二漏/源端，該第一浮動柵晶體管的第二漏/源端連接至該第一位線，該第一金屬氧化物半導體電容器的第一端連接至該第一浮動柵晶體管的浮動柵極，該第一金屬氧化物半導體電容器的第二端連接至該抹除線，該第一多晶硅/多晶硅平板電容器的第一端連接至該第一浮動柵晶體管的該浮動柵極，該第一多晶硅/多晶硅平板電容器的第二端連接至該輔助柵極線，該第一金屬/多晶硅平板電容器的第一端連接至該第一浮動柵晶體管的該浮動柵極，該第一金屬/多晶硅平板電容器的第二端連接至該輔助柵極線，該第二多晶硅/多晶硅平板電容器的第一端連接至該第一浮動柵晶體管的該浮動柵極，該第二多晶硅/多晶硅平板電容器的第二端連接至該輔助柵極線。