[發明專利]一種基于FPGA的1553B總線協議的多功能接口系統

在審

• 申請號: 202210707077.7
• 申請日: 2022-06-21
• 公開（公告）號: CN115098420A
• 公開（公告）日: 2022-09-23
• 發明（設計）人: 張強;王清華;楊振;張成聯;張家駿;李學輝;韓清華;姚良威;孟凡擎;陳文平
• 申請（專利權）人: 棗莊學院
• 主分類號: G06F13/40
• 分類號: G06F13/40;H04L12/40
• 代理公司: 濟南尚本知識產權代理事務所(普通合伙) 37307
• 代理人: 楊寶根

本發明公開了一種基于FPGA的1553B總線協議的多功能接口系統，主要涉及航空數據總線領域。包括1553B總線接口模塊、基于Xilinx的ZYNQ7000平臺和以太網傳輸模塊，所述基于Xilinx的ZYNQ7000平臺包括FPGA和ARM兩部分。本發明的有益效果在于：節約了芯片本身的功耗和芯片成本、PCB面積，降低了單機成本，提高了邏輯的可測試性。

技術領域

本發明涉及航空數據總線領域，具體是一種基于FPGA的1553B總線協議的多功能接口系統。

背景技術

鑒于傳統的1553B總線設備傳輸效率低，接口單一化問題等不能滿足實際軍工航天領域的多模擬器測試應用需求，研究并設計了一種1553B總線多功能接口測試系統。

發明內容

本發明的目的在于提供一種基于FPGA的1553B總線協議的多功能接口系統，節約了芯片本身的功耗和芯片成本、PCB面積，降低了單機成本，提高了邏輯的可測試性。

本發明為實現上述目的，通過以下技術方案實現：一種基于FPGA的1553B總線協議的多功能接口系統，包括1553B總線接口模塊、基于Xilinx的ZYNQ7000平臺和以太網傳輸模塊，所述基于Xilinx的ZYNQ7000平臺包括FPGA和ARM兩部分。

優選的，所述FPGA邏輯部分主要包括1553B IP核，接口，多路信號和中斷的處理以及內存的分配。

優選的，所述1553B IP功能主要包括編碼器、解碼器和協議處理控制器，以及內存的分配及讀寫，所述編解碼器部分主要實現FPGA內部的TTL信號與雙極性曼徹斯特碼之間的轉換；所述協議處理實現1553命令字的解析；所受接口的核心控制單元是數據的正確讀寫與發送等基本通訊功能，以及1553功能寄存器的讀寫，用以配置1553設備為BC、RT或BM。

優選的，所述1553B的輸入、輸出信號線采用與或邏輯門電路接入到port端口進行輸入輸出。

優選的，所述1553B系統的存儲空間分為寄存器空間和數據存儲空間。

優選的，所述ARM采用雙核ARM Cortex-A9用于整個系統的控制管理，接收并處理來自PL端的1553信號及跟PC機的通訊。

對比現有技術，本發明的有益效果在于；節約了芯片本身的功耗和芯片成本、PCB面積，降低了單機成本，提高了邏輯的可測試性。

附圖說明

圖1是系統總體設計方案框圖。

圖2是1553IP設計原理結構圖。

圖3是1553IP的地址分配。

圖4是存儲RAM的地址分配。

圖5是1553系統的驅動軟件框架。

圖6是系統軟件設計總體框圖。

圖7是RT IP配置界面。

圖8是1553B多功能系統綜合原理實現圖(部分)。

圖9是板級測試時序圖。

圖10是示波器波形圖。

具體實施方式

下面結合具體實施例，進一步闡述本發明。應理解，這些實施例僅用于說明本發明而不用于限制本發明的范圍。此外應理解，在閱讀了本發明講授的內容之后，本領域技術人員可以對本發明作各種改動或修改，這些等價形式同樣落于本申請所限定的范圍。

本發明所述是一種基于FPGA的1553B總線協議的多功能接口系統，主要通過以下步驟實現：