[發明專利]一種新型三級運放間接頻率補償電路

在審

• 申請號: 202210675594.0
• 申請日: 2022-06-15
• 公開（公告）號: CN115001408A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 奚冬杰;徐晴昊;李現坤
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03F1/14
• 分類號: H03F1/14;H03F1/56;H03F3/45
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊強;楊立秋

本發明公開一種新型三級運放間接頻率補償電路，屬于電子電路領域，包括第一電阻R_A、第二電阻R_B、第一電容C_C1、第二電容C_C2、NMOS管MN1～NMOS管MN8以及PMOS管MP1～PMOS管MP6；NMOS管MN1～MN5、PMOS管MP1～MP2為運放第一增益級；NMOS管MN6～MN7、PMOS管MP3～MP5為運放第二增益級；NMOS管MN8和PMOS管MP6為第三增益級，第二電阻R_B和第一電容C_C1、第一電阻R_A和第二電容C_C2為間接頻率補償網絡。本發明通過產生位于左半平面的零點來抵消運放環路中的次極點，可在采用較小補償電容情況下大幅提升環路相位裕度和電路瞬態穩定性。

技術領域

本發明涉及電子電路技術領域，特別涉及一種新型三級運放間接頻率補償電路。

背景技術

運算放大器是模擬和混合信號系統中的一個重要基礎單元，其被廣泛應用于高速ADC/DAC、模擬數據采樣濾波器和電壓基準源等電路設計。隨著集成電路設計技術的發展，CMOS工藝特征尺寸不斷下降，小的工藝特征尺寸雖可提升電路工作速度，但其將產生MOS管本征增益下降問題，使得設計高性能模擬電路的難度大幅上升。

現代電路設計中相比MOS管閾值電壓，電源電壓具有更快下降速率，此時漏電流不易控制，因此傳統基于共源共柵實現的增益增強方案將不再適用于小尺寸工藝中電路設計。在小尺寸工藝下，需采用多級結構運放來實現應用對增益的要求。考慮環路穩定性和電路實現性等問題，通常基于三級結構和直接米勒補償方式完成運放設計。

傳統運放直接米勒補償的小信號模型如附圖1所示，補償電容C_C將產生一個如(1)式所示的位于右半平面的零點z₁，z₁將減小運放環路相位裕度，降低運放穩定性。

發明內容

本發明的目的在于提供一種新型三級運放間接頻率補償電路，以解決傳統三級運放直接米勒補償導致電路相位裕度減小、穩定性降低的問題。

為解決上述技術問題，本發明提供了一種新型三級運放間接頻率補償電路，包括第一電阻R_A、第二電阻R_B、第一電容C_C1、第二電容C_C2、NMOS管MN1～NMOS管MN8以及PMOS管MP1～PMOS管MP6；

NMOS管MN1～MN5、PMOS管MP1～MP2為運放第一增益級；NMOS管MN6～MN7、PMOS管MP3～MP5為運放第二增益級；NMOS管MN8和PMOS管MP6為第三增益級，第二電阻R_B和第一電容C_C1、第一電阻R_A和第二電容C_C2為間接頻率補償網絡。

在一種實施方式中，所述第一電阻R_A的上端接節點A，下端接所述第二電容C_C2的上端；所述第二電阻R_B的上端接節點B，下端接所述第一電容C_C1的上端；所述第一電容C_C1的上端接第二電阻R_B的下端，下端同時接PMOS管MP5的漏端和NMOS管MN7的漏端；所述第二電容C_C2的上端接第一電阻R_A的下端，下端同時接PMOS管MP6的漏端和NMOS管MN8的漏端。