[發明專利]一種新型三級運放間接頻率補償電路

在審

• 申請號: 202210675594.0
• 申請日: 2022-06-15
• 公開（公告）號: CN115001408A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 奚冬杰;徐晴昊;李現坤
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03F1/14
• 分類號: H03F1/14;H03F1/56;H03F3/45
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊強;楊立秋

1.一種新型三級運放間接頻率補償電路，其特征在于，包括第一電阻R_A、第二電阻R_B、第一電容C_C1、第二電容C_C2、NMOS管MN1～NMOS管MN8以及PMOS管MP1～PMOS管MP6；

NMOS管MN1～MN5、PMOS管MP1～MP2為運放第一增益級；NMOS管MN6～MN7、PMOS管MP3～MP5為運放第二增益級；NMOS管MN8和PMOS管MP6為第三增益級，第二電阻R_B和第一電容C_C1、第一電阻R_A和第二電容C_C2為間接頻率補償網絡。

2.如權利要求1所述的新型三級運放間接頻率補償電路，其特征在于，所述第一電阻R_A的上端接節點A，下端接所述第二電容C_C2的上端；所述第二電阻R_B的上端接節點B，下端接所述第一電容C_C1的上端；所述第一電容C_C1的上端接第二電阻R_B的下端，下端同時接PMOS管MP5的漏端和NMOS管MN7的漏端；所述第二電容C_C2的上端接第一電阻R_A的下端，下端同時接PMOS管MP6的漏端和NMOS管MN8的漏端。

3.如權利要求2所述的新型三級運放間接頻率補償電路，其特征在于，所述NMOS管MN1的漏端接節點B，柵端接運放負輸入端信號V_{IN_N}，源端接NMOS管MN5的漏端；NMOS管MN2的漏端接節點A，柵端接運放正輸入端信號V_{IN_P}，源端接NMOS管MN5的漏端；NMOS管MN3的漏端接PMOS管MP5的柵端，柵端接運放負輸入端信號V_{IN_N}，源端接節點B；NMOS管MN4的漏端接PMOS管MP4的柵端，柵端接運放正輸入端信號V_{IN_P}，源端接節點A；NMOS管MN5的漏端同時接NMOS管MN1的源端和NMOS管MN2的源端，NMOS管MN5的柵端接NMOS管偏置電壓信號V_{bias_N}，源端接GND；NMOS管MN6的漏端接PMOS管MP4的漏端，柵端接NMOS管MN7的柵端，源端接GND；NMOS管MN7的漏端接PMOS管MP5的漏端，柵端接NMOS管MN6的漏端，源端接GND；NMOS管MN8的漏端接運放輸出V_OUT，柵端接NMOS管MN7的漏端，源端接GND。

4.如權利要求3所述的新型三級運放間接頻率補償電路，其特征在于，所述PMOS管MP1的漏端接NMOS管MN3的漏端，柵端接自身的漏端，源端接電源V_DD；PMOS管MP2的漏端接NMOS管MN4的漏端，柵端接PMOS管MP1的柵端，源端接V_DD；PMOS管MP3的漏端同時接PMOS管MP4的源端和PMOS管MP5的源端，柵端接PMOS管偏置電壓信號V_{bias_P}，源端接V_DD；PMOS管MP4的漏端接NMOS管MN6的漏端，柵端接PMOS管MP2的漏端，源端接PMOS管MP3的漏端；PMOS管MP5的漏端接NMOS管MN7的漏端，柵端接PMOS管MP1的漏端，源端接PMOS管MP3的漏端；PMOS管MP6的漏端接V_OUT，柵端接PMOS管MP2的漏端，源端接V_DD。