[發明專利]LIGBT器件及其制備方法

在審

• 申請號: 202210670829.7
• 申請日: 2022-06-14
• 公開（公告）號: CN115000156A
• 公開（公告）日: 2022-09-02
• 發明（設計）人: 呂偉杰;陳天;肖莉;王黎;陳華倫
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/739;H01L21/331
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明提供一種LIGBT器件及其制備方法，所述方法包括：提供一具有阱區及漂移區的SOI襯底，所述SOI襯底由底部襯底層、中間埋氧層及頂部半導體層疊加而成，所述漂移區形成于所述頂部半導體層內，所述阱區形成于所述漂移區的表層中；于所述漂移區內形成集電區，所述集電區形成于所述阱區的一側，包括緩沖區，形成于所述緩沖區表層中的集電極引出區及形成于所述緩沖區遠離所述阱區一側的集電極注入區。通過本發明解決了現有的LIGBT器件抗ESD能力較弱的問題。

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種LIGBT器件及其制備方法。

背景技術

絕緣柵雙極型晶體管(IGBT)具有MOSFET場效應管輸入阻抗高和驅動簡單的優點，并兼具BJT器件電流密度高和低導通壓降的優點，因此，已成為現代電力電子電路應用中的核心電子元器件之一。而SOI(Silicon on Insulator)指絕緣體上硅技術，其是一種全介質隔離技術，該技術徹底消除了傳統體硅工藝的閂鎖效應，寄生電容小，具有高速、低功耗、高集成度以及高可靠性的優點。SOI-LIGBT集成了SOI與IGBT的優勢，同時能夠良好的兼容CMOS工藝，使得SOI-LIGBT成為單片功率集成芯片的核心元器件。

然而，如圖1所示，目前常規的功率LIGBT器件采用的是平面型柵極分布，僅具有單一的溝道，電流密度無法得到提升。再者，傳統的LIGBT器件的漂移區的表面形成的是二氧化硅層，而器件的耐壓及熱載流子效應(HCI)可靠性對二氧化硅層的質量及厚度非常敏感，從而不利于大規模生產控制。而且，傳統的LIGBT器件的抗ESD能力較弱，在運輸、封測、裝機過程中不可避免的會遭受到ESD損害，從而導致器件失效。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種LIGBT器件及其制備方法，用于解決現有的LIGBT器件抗ESD能力較弱的問題。

為實現上述目的及其他相關目的，本發明提供一種LIGBT器件的制備方法，所述方法包括：

提供一具有阱區及漂移區的SOI襯底，所述SOI襯底由底部襯底層、中間埋氧層及頂部半導體層疊加而成，所述漂移區形成于所述頂部半導體層內，所述阱區形成于所述漂移區的表層中；

于所述漂移區內形成集電區，所述集電區形成于所述阱區的一側，包括緩沖區，形成于所述緩沖區表層中的集電極引出區及形成于所述緩沖區遠離所述阱區一側的集電極注入區；

于所述阱區的表層中形成至少一個發射極接觸區。

可選地，于所述漂移區內形成所述集電區的方法包括：

通過離子注入工藝形成所述緩沖區、所述集電極引出區及所述集電極注入區。

可選地，所述集電極引出區的離子摻雜類型與所述集電極注入區的離子摻雜類型相反。

可選地，所述緩沖區包括第一緩沖區及第二緩沖區，所述第一緩沖區通過離子注入工藝形成于所述漂移區內，所述第二緩沖區通過離子注入工藝形成于所述第一緩沖區內且具有與所述第一緩沖區相反類型的離子摻雜。

可選地，通過離子注入工藝形成所述發射極接觸區，且所述發射極接觸區的離子摻雜類型與所述集電極注入區的離子摻雜類型相同。

可選地，在形成所述集電區之前，所述方法還包括于所述漂移區內形成第一溝槽柵極及第二溝槽柵極的步驟，其中，所述第一溝槽柵極形成于所述集電區與所述阱區之間并與所述阱區相貼設置，所述第二溝槽柵極形成于所述阱區遠離所述集電區的一側并與所述阱區相貼設置。

可選地，所述方法還包括通過離子注入工藝于所述阱區的表層中形成體區引出區的步驟，此時，若所述發射極接觸區的數目至少為2，所述體區引出區形成于所述發射極接觸區之間，且所述體區引出區的離子摻雜類型與所述發射極接觸區的離子摻雜類型相反。