[發(fā)明專利]L2中bypass的實(shí)現(xiàn)方法及系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202210670307.7
• 申請(qǐng)日: 2022-06-14
• 公開(kāi)（公告）號(hào): CN114996016A
• 公開(kāi)（公告）日: 2022-09-02
• 發(fā)明（設(shè)計(jì)）人: 李長(zhǎng)林;劉磊
• 申請(qǐng)（專利權(quán)）人: 廣東賽昉科技有限公司
• 主分類號(hào): G06F9/50
• 分類號(hào): G06F9/50
• 代理公司: 上海邦德專利代理事務(wù)所(普通合伙) 31312
• 代理人: 崔雙雙

1.一種L2中bypass的實(shí)現(xiàn)方法，其特征在于，所述方法包括以下步驟：

S1初始化，load miss請(qǐng)求分配到core read queue中，請(qǐng)求參與并贏得仲裁，上pipeline；

S2在pipeline中miss了L2,hit wrq，直接從wrq中l(wèi)oad數(shù)據(jù)回來(lái)；

S3更新L2 tag_ram data_ram將數(shù)據(jù)返回給core，同時(shí)deallocate掉相應(yīng)的outstanding write queue相對(duì)應(yīng)的entry項(xiàng)。

2.根據(jù)權(quán)利要求1所述的一種L2中bypass的實(shí)現(xiàn)方法，其特征在于，所述方法中，若支持wrq直接bypass數(shù)據(jù)給load miss請(qǐng)求，則hit wrq直接從wrq中l(wèi)oad數(shù)據(jù)回來(lái)。

3.根據(jù)權(quán)利要求1所述的一種L2中bypass的實(shí)現(xiàn)方法，其特征在于，所述方法中，L2進(jìn)行工作時(shí)包括以下步驟：

T1接收來(lái)自core和外部extend的請(qǐng)求，同時(shí)收來(lái)自CRQ CWQ EPQ ORQ EFQ CPQ的請(qǐng)求，并選出其中的一個(gè)請(qǐng)求進(jìn)入pipeline；

T2根據(jù)請(qǐng)求的類型和當(dāng)前L2中TAG信息及MESI狀態(tài)信息，生成相關(guān)分配方案；

T3通過(guò)L2向下游memory發(fā)出讀請(qǐng)求或?qū)懻?qǐng)求，并由下游memory返回reload data回填到EFQ；

T4通過(guò)EFQ上L2de pipeline，將reload回來(lái)的數(shù)據(jù)寫入L2$中，同時(shí)將數(shù)據(jù)return給請(qǐng)求的core。

4.根據(jù)權(quán)利要求3所述的一種L2中bypass的實(shí)現(xiàn)方法，其特征在于，所述方法中，L2接收來(lái)自core和外部extend的請(qǐng)求，包括接收來(lái)自core的read請(qǐng)求，放在CRQ中；接收來(lái)自core的write請(qǐng)求，放在CWQ中；接收來(lái)自外部的probe請(qǐng)求，放在EPQ中。

5.根據(jù)權(quán)利要求3所述的一種L2中bypass的實(shí)現(xiàn)方法，其特征在于，所述方法中，在pipeline中，根據(jù)請(qǐng)求的類型，和當(dāng)前L2中TAG信息及MESI狀態(tài)信息確定：是否可以直接寫入L2；是否可以直接return data給請(qǐng)求方；是否需要向下游memory reload數(shù)據(jù)或權(quán)限；是否需要產(chǎn)生evict；是否需要向下游memory write數(shù)據(jù)；是否需要probe core；如果判斷需要向下游memory reload數(shù)據(jù)或權(quán)限，則分配一個(gè)ORQ；如果判斷需要向下游memory write數(shù)據(jù)，則分配一個(gè)WRQ；如果判斷需要probe core，則分配一個(gè)CPQ,L2向core發(fā)出probe請(qǐng)求，都是通過(guò)CPQ來(lái)完成。

6.一種L2中bypass的實(shí)現(xiàn)系統(tǒng)，所述系統(tǒng)用于實(shí)現(xiàn)如權(quán)利要求1-5任一項(xiàng)所述的L2中bypass的實(shí)現(xiàn)方法，其特征在于，包括probe、eviction、TAG RAM、DATA RAM、CRQ、CWQ、EPQ、ORQ、WRQ、EFQ和CPQ。

7.根據(jù)權(quán)利要求6所示的一種L2中bypass的實(shí)現(xiàn)系統(tǒng)，其特征在于，所述probe用于窺視和監(jiān)聽(tīng)，將core中dirty的數(shù)據(jù)probe下來(lái)或者為了拿到E權(quán)限，把core中的MESI狀態(tài)信息進(jìn)行修改；

所述eviction，用于保持cache中保存的數(shù)據(jù)相對(duì)新的數(shù)據(jù)，在cache中需要把數(shù)據(jù)替換出去時(shí)產(chǎn)生；

所述TAG RAM用于記錄cacheline的addr及該cacheline在L2和所有的L2 CORE中的MESI狀態(tài)信息；

所述DATA RAM用于記錄cacheline的數(shù)據(jù)信息；

所述CRQ用于接收來(lái)自core的read請(qǐng)求存放的隊(duì)列；

所述CWQ用于接收來(lái)自core的write請(qǐng)求的隊(duì)列；

所述EPQ用于接收來(lái)自外部的probe請(qǐng)求的隊(duì)列；

所述ORQ，用于在一個(gè)在L2中的請(qǐng)求，上L2 pipeline后，發(fā)現(xiàn)本cache中該cacheline不存在或該cacheline的在本cache中的訪問(wèn)權(quán)限不夠時(shí)，則需要申請(qǐng)一個(gè)ORQ，通過(guò)ORQ向下一級(jí)memory reload數(shù)據(jù)并拿到相應(yīng)的權(quán)限；

所述WRQ，用于在L2需要把某條cacheline給寫到下一級(jí)memory，則申請(qǐng)要給WRQ，通過(guò)WRQ將數(shù)據(jù)寫入下一級(jí)memory；

所述EFQ用于在由reload數(shù)據(jù)回填L2的時(shí)候，先把數(shù)據(jù)回填寫入EFQ中，然后通過(guò)EFQ上L2的pipeline將數(shù)據(jù)寫入L2$同時(shí)將數(shù)據(jù)return給請(qǐng)求模塊；

所述CPQ用于將probe相應(yīng)的core,probe請(qǐng)求則先存放在CPQ中，然后通過(guò)CPQ向?qū)?yīng)的core發(fā)出probe請(qǐng)求。