[發明專利]PCB布線結構、PCB板及其制造方法

有效

• 申請號: 202210657196.6
• 申請日: 2022-06-10
• 公開（公告）號: CN115003011B
• 公開（公告）日: 2023-08-11
• 發明（設計）人: 蔡怡君
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/11;H05K3/06;H05K3/34;H05K3/04;H05K3/00
• 代理公司: 北京市萬慧達律師事務所 11111
• 代理人: 康麗麗

本發明公開了一種PCB布線結構、PCB板及其制造方法，PCB包括由PCB表面依次向內設置的第一絕緣層、第一銅箔層、第二絕緣層、第二銅箔層，所述結構包括：微帶線導體帶、微帶線接地層、空腔以及信號傳輸層；其中，所述微帶線導體帶排布于所述第一絕緣層外表面；所述微帶線接地層設置于所述第一銅箔層；所述第一絕緣層內設置有與所述微帶線導體帶對應的空腔；所述信號傳輸層設置于所述第二銅箔層；通過在內層板層內設置空腔、改變空腔的厚度調節條狀電容大小，以實現SMT焊盤下方的布線結構特征阻抗匹配，不用挖空SMT焊盤下方的銅箔層，有效增加布線面積、減少布線層數，進而滿足特定產品更精巧化的訴求。

技術領域

本發明涉及電子元器件領域，具體涉及一種PCB布線結構、PCB板及其制造方法。

背景技術

隨著移動通信技術和產業將邁入第五代移動通信的發展階段，人們對于高速的數據傳輸與巨量帶寬的需求也越來越高，應用半導體元件產品的高速信號設計愈來愈為重要。除了對PCB（Printed?Circuit?Board印制電路板）材質損耗的要求，訊號傳輸過程的阻抗連續的重要性也越來越高。阻抗匹配是指為了使信號功率從信號源到負載端得到最有效地傳遞，讓信號在傳遞過程中盡可能不發生反射現象。如果阻抗不匹配發生反射，會發生能量與信號無法完整傳遞，以及輻射干擾等不良影響。對于服務器架構而言，PCB的布線相當復雜，為了減少信號的串音干擾跟偶和干擾，適當的信號線距是必須要考慮進去的，有時為了降低耦合線間的串音，可在相互干擾的耦合微帶線間插入一列以接地連通柱(via)形成之導線結構來提供信號保護能力以防備非預期串音干擾，此結構稱之為防護線(guardtrace)。

以電子連接器而言，在PCIE?Gen5?(32GT/s)，DDR5(3200?to?6400?MT/s)?等相關設計規范的架構下，SMT焊盤連接器已成了趨勢。SMT焊盤相對大于走線寬度，所以在信號焊盤下方需要空隙減少過多的電容以達到阻抗匹配，目前采用的方法如圖一所示，在?SMT焊盤下方挖槽挖到第二層銅箔的平面。這意味著在焊盤下方的L3不能走信號，對于大規模采用SMT焊盤連接器的產品而言，走線空間受到更多的威脅與考驗。

發明內容

本發明目的是：提供一種能實現使用SMT焊盤的PCB阻抗匹配的同時增加內部走線空間的PCB布線結構、PCB板及其制造方法。

本發明的技術方案是：第一方面，本發明提供一種PCB布線結構，所述PCB包括由PCB表面依次向內設置的第一絕緣層、第一銅箔層、第二絕緣層和第二銅箔層，所述結構包括：微帶線導體帶、微帶線接地層、空腔以及信號傳輸層；

其中，所述微帶線導體帶排布于所述第一絕緣層外表面；

所述微帶線接地層設置于所述第一銅箔層；

所述第一絕緣層內設置有與所述微帶線導體帶對應的空腔；

所述信號傳輸層設置于所述第二銅箔層。

在一種較佳的實施方式中，所述第一絕緣層、第二絕緣層均為經樹脂黏合的纖維材料層。

在一種較佳的實施方式中，所述第一絕緣層包括第一內層板層與第二內層板層；

所述第一內層板層與所述微帶線接地層分別設置于所述第二內層板層兩側。

在一種較佳的實施方式中，所述空腔設置于所述第二內層板層內，且所述空腔與所述第一銅箔層、所述第一內層板層相接。

在一種較佳的實施方式中，所述微帶線導體帶上方連接有SMT焊盤，所述空腔位于所述微帶線導體帶下方且與所述SMT焊盤對應；

所述空腔內填充有空氣。

在一種較佳的實施方式中，所述第一內層板層厚度為2.5mil，所述第二內層板層厚度為1.5mil；所述微帶線導體帶有兩條且互相平行，所述SMT焊盤的兩端針腳分別與兩條所述微帶線導體帶連接；