[發明專利]一種基于雙比較器組的改進型隨機時間數字轉換器

在審

• 申請號: 202210650598.3
• 申請日: 2022-06-09
• 公開（公告）號: CN114895546A
• 公開（公告）日: 2022-08-12
• 發明（設計）人: 來新泉;劉明明;李繼生;周宏哲
• 申請（專利權）人: 西安水木芯邦半導體設計有限公司
• 主分類號: G04F10/00
• 分類號: G04F10/00
• 代理公司: 北京東方盛凡知識產權代理事務所(普通合伙) 11562
• 代理人: 王寧寧

本發明公開了一種基于雙比較器組的改進型隨機時間數字轉換器，包括：周期脈沖信號發生器，用于實現對輸入信號上升沿的周期性復制；全局失調時間設置電路，用于產生相反的全局失調時間參考值；比較器組，用于產生代表輸入時間差的隨機二進制數；寄存器組，用于鎖存比較器組的輸出結果；加一加法器，用于將寄存器組鎖存的輸出結果相加，輸出最終的量化二進制數值。相比于傳統STDC，本發明基于雙比較器組的改進型STDC不僅可以獲得更大的動態測量范圍，其線性度也得到了明顯的改善，使得其在全數字鎖相環以及數字頻率合成器中的應用備受青睞。

技術領域

本發明屬于集成電路領域領域，特別是涉及一種基于雙比較器組的改進型隨機時間數字轉換器。

背景技術

時間數字轉換器(time-to-digital converter:TDC)作為一種高精度時間測量設備，其廣泛應用于激光雷達測距、流量儀、示波器、醫學影像、高能物理等眾多領域。隨著半導體工藝技術的不斷進步，工藝節點的不斷縮小，數字集成電路相比于模擬集成電路在響應速度、芯片面積、抗干擾能力、可移植性等方面表現出越來越明顯的優勢，這使得數字集成電路以及數模混合集成電路的設計得到了越來越多學者的關注。比如TDC在模數轉換器、全數字鎖相環以及頻率合成器中越來越多的應用就足夠說明了這一點。

延時鏈型TDC作為一種最簡單的時間數字轉換器之一，其具有很快的轉換速率，但同時卻有著較低的測量分辨率。基于雙延時鏈的游標型TDC、流水線型TDC以及逐次比較型TDC等，雖能實現亞門級時延的較高測量分辨率，但其一般也很難突破至亞皮秒，這是因為分辨率的進一步提高則會受到系統自身的各種噪聲，以及工藝、電壓、溫度等隨機變化帶來的限制。

與上述TDC不同的是，STDC則正是利用器件工藝的隨機失配特性，來實現對輸入時間差的精細量化。STDC電路主要由一組比較器、一組與之對應的D觸發器以及加法器構成。由于STDC的量化階梯是由這一組比較器的失調時間決定的，而這一組失調時間的概率分布又是服從高斯分布的，這也就意味著傳統STDC的轉移函數具有和高斯累積分布函數相同的特性。

傳統STDC的量化轉移曲線是非線性的，尤其是在遠離中心位置的兩端處，這不僅一方面限制了傳統STDC的動態測量范圍，另一方面也惡化了傳統STDC的有效測量分辨率。

發明內容

本發明的目的是提供一種基于雙比較器組的改進型隨機時間數字轉換器，以解決上述現有技術存在的問題。

為實現上述目的，本發明提供了一種基于雙比較器組的改進型隨機時間數字轉換器，包括：

周期脈沖信號發生器，用于對輸入信號上升沿進行周期性復制；

全局失調時間設置電路，與所述周期脈沖信號發生器連接，用于產生相反的全局失調時間參考值；

比較器組，與所述全局失調時間設置電路連接，用于產生代表輸入時間差的隨機二進制數；

寄存器組，與所述比較器組連接，用于鎖存所述比較器組的輸出結果；

加一加法器，與所述寄存器組連接，用于將所述寄存器組鎖存的輸出結果相加，輸出最終的量化二進制數值。

優選地，所述比較器組包括第一比較器組、第二比較器組，所述第一比較器組、第二比較器組包括相同數目的比較器；

所述寄存器組包括第一寄存器組、第二寄存器組，所述第一寄存器組、第二寄存器組包括相同數目的D觸發器、鎖存器；

所述比較器的數目和所述D觸發器、鎖存器的數目相同，且一一對應。

優選地，所述周期脈沖信號發生器的第一輸入端連接外部輸入信號Start；所述周期脈沖信號發生器的第二輸入端連接外部輸入信號Stop；所述周期脈沖信號發生器的第三輸入端連接外部使能信號EN；