[發明專利]調整源極/漏極區域的輪廓以減少泄漏

在審

• 申請號: 202210636369.6
• 申請日: 2022-06-07
• 公開（公告）號: CN115440791A
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 郭紫微;楊詠竣;溫政彥;舒麗麗;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/417;H01L21/336;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

本公開總體涉及調整源極/漏極區域的輪廓以減少泄漏。一種方法包括：形成包括多個犧牲層和多個納米結構的突出半導體堆疊，其中多個犧牲層與多個納米結構交替布置。該方法還包括在突出半導體堆疊上形成虛設柵極結構，蝕刻突出半導體堆疊以形成源極/漏極凹部，以及在源極/漏極凹部中形成源極/漏極區域。源極/漏極區域的形成包括生長第一外延層。第一外延層生長在多個納米結構的側壁上，并且第一外延層中的每一個的橫截面具有四邊形形狀。第一外延層具有第一摻雜濃度。源極/漏極區域的形成還包括在第一外延層上生長第二外延層。第二外延層具有高于第一摻雜濃度的第二摻雜濃度。

技術領域

本公開總體涉及調整源極/漏極區域的輪廓以減少泄漏。

背景技術

半導體器件被用于各種電子應用中，例如，個人計算機、手機、數碼相機、和其他電子設備。半導體器件通常通過以下方式來制造：在半導體襯底之上按順序地沉積材料的絕緣或電介質層、導電層、和半導體層，并且使用光刻對各種材料層進行圖案化以在其上形成電路組件和元件。

半導體工業通過不斷減小最小特征尺寸來繼續提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多組件集成到給定區域中。然而，隨著最小特征尺寸的減小，出現了應該解決的其他問題。

發明內容

根據本公開的一個實施例，提供了一種形成半導體器件的方法，包括：形成突出半導體堆疊，所述突出半導體堆疊包括：多個犧牲層；以及多個納米結構，其中，所述多個犧牲層與所述多個納米結構交替布置；在所述突出半導體堆疊上形成虛設柵極結構；蝕刻所述突出半導體堆疊以形成源極/漏極凹部；以及形成第一源極/漏極區域，包括：在所述源極/漏極凹部中生長第一外延層，其中，所述第一外延層生長在所述多個納米結構的側壁上，其中，所述第一外延層中的每個第一外延層的橫截面具有四邊形形狀，并且其中，所述第一外延層具有第一摻雜濃度；以及在所述第一外延層上形成第二外延層，其中，所述第二外延層具有高于所述第一摻雜濃度的第二摻雜濃度。

根據本公開的另一實施例，提供了一種半導體器件，包括：多個納米結構，其中，所述多個納米結構中的上部納米結構與所述多個納米結構中的下部納米結構重疊；柵極堆疊，在所述多個納米結構之間延伸；以及第一源極/漏極區域，包括：第一外延層，位于所述多個納米結構的側壁上，其中，所述第一外延層中的每個第一外延層的橫截面具有四邊形形狀，并且其中，所述第一外延層具有第一摻雜濃度；以及第二外延層，位于所述第一外延層上，其中，所述第二外延層具有高于所述第一摻雜濃度的第二摻雜濃度。

根據本公開的又一實施例，提供了一種半導體器件，包括：多個半導體層，其中，所述多個半導體層中的上部半導體層與所述多個半導體層中的下部半導體層重疊，其中，所述多個半導體層中的每個半導體層包括：在頂表面水平的頂表面；在底表面水平的底表面；以及在所述頂表面水平和所述底表面水平之間的中間水平；以及柵極堆疊，延伸到所述多個半導體層之間的空間中；以及第一源極/漏極區域，包括：第一外延層，位于所述多個半導體層的側壁上，其中，所述第一外延層中的每個第一外延層具有：在所述多個半導體層中的一個半導體層的頂表面水平處測量的頂部厚度；在所述多個半導體層中的一個半導體層的底表面水平處測量的底部厚度；以及在所述頂表面水平和所述底表面水平的中間的中間表面水平處測量的中間厚度，其中，所述頂部厚度、所述底部厚度和所述中間厚度彼此基本相等；以及第二外延層，位于所述第一外延層上，其中，所述第二外延層的第二摻雜濃度不同于所述第一外延層的第一摻雜濃度。

附圖說明

在結合附圖閱讀時，可以通過下面的具體描述來最佳地理解本公開的各方面。應當注意，根據該行業的標準慣例，各種特征不是按比例繪制的。事實上，為了討論的清楚起見，各種特征的尺寸可能被任意地增大或減小了。