[發明專利]調整源極/漏極區域的輪廓以減少泄漏

在審

• 申請號: 202210636369.6
• 申請日: 2022-06-07
• 公開（公告）號: CN115440791A
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 郭紫微;楊詠竣;溫政彥;舒麗麗;楊育佳
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/08;H01L29/417;H01L21/336;H01L29/78
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

1.一種形成半導體器件的方法，包括：

形成突出半導體堆疊，所述突出半導體堆疊包括：

多個犧牲層；以及

多個納米結構，其中，所述多個犧牲層與所述多個納米結構交替布置；

在所述突出半導體堆疊上形成虛設柵極結構；

蝕刻所述突出半導體堆疊以形成源極/漏極凹部；以及

形成第一源極/漏極區域，包括：

在所述源極/漏極凹部中生長第一外延層，其中，所述第一外延層生長在所述多個納米結構的側壁上，其中，所述第一外延層中的每個第一外延層的橫截面具有四邊形形狀，并且其中，所述第一外延層具有第一摻雜濃度；以及

在所述第一外延層上形成第二外延層，其中，所述第二外延層具有高于所述第一摻雜濃度的第二摻雜濃度。

2.根據權利要求1所述的方法，其中，所述突出半導體堆疊形成在具有{110}表面取向的半導體襯底之上。

3.根據權利要求1所述的方法，其中，所述第一外延層中的每個第一外延層的橫截面具有矩形形狀。

4.根據權利要求1所述的方法，其中，所述第一外延層中的每個第一外延層包括：

第一側壁，與所述多個納米結構中的一個納米結構接觸；以及

第二側壁，與所述第一側壁相反，其中，所述第一側壁與所述第二側壁相互平行。

5.根據權利要求4所述的方法，其中，所述第一外延層中的每個第一外延層的第一側壁和第二側壁具有(110)表面取向。

6.根據權利要求1所述的方法，其中，所述第一外延層中的每個第一外延層包括：

位于頂表面水平的頂表面、位于底表面水平的底表面、以及位于所述頂表面水平和所述底表面水平的中間的中間水平；以及

在所述頂表面水平處測量的頂部厚度、在所述底表面水平處測量的底部厚度、以及在所述中間水平處測量的中間厚度，其中，所述頂部厚度、所述底部厚度和所述中間厚度彼此相等。

7.根據權利要求1所述的方法，其中，在形成所述第一源極/漏極區域時，第二源極/漏極區域形成在所述突出半導體堆疊的與所述第一源極/漏極區域相反的一側上，并且其中，從所述第一源極/漏極區域指向所述第二源極/漏極區域的方向是所述多個納米結構的[110]晶格方向。

8.根據權利要求1所述的方法，其中，生長所述第一外延層包括生長SiAs。

9.一種半導體器件，包括：

多個納米結構，其中，所述多個納米結構中的上部納米結構與所述多個納米結構中的下部納米結構重疊；

柵極堆疊，在所述多個納米結構之間延伸；以及

第一源極/漏極區域，包括：

第一外延層，位于所述多個納米結構的側壁上，其中，所述第一外延層中的每個第一外延層的橫截面具有四邊形形狀，并且其中，所述第一外延層具有第一摻雜濃度；以及

第二外延層，位于所述第一外延層上，其中，所述第二外延層具有高于所述第一摻雜濃度的第二摻雜濃度。

10.一種半導體器件，包括：

多個半導體層，其中，所述多個半導體層中的上部半導體層與所述多個半導體層中的下部半導體層重疊，其中，所述多個半導體層中的每個半導體層包括：

在頂表面水平的頂表面；

在底表面水平的底表面；以及

在所述頂表面水平和所述底表面水平之間的中間水平；以及柵極堆疊，延伸到所述多個半導體層之間的空間中；以及

第一源極/漏極區域，包括：

第一外延層，位于所述多個半導體層的側壁上，其中，所述第一外延層中的每個第一外延層具有：

在所述多個半導體層中的一個半導體層的頂表面水平處測量的頂部厚度；

在所述多個半導體層中的一個半導體層的底表面水平處測量的底部厚度；以及

在所述頂表面水平和所述底表面水平的中間的中間表面水平處測量的中間厚度，其中，所述頂部厚度、所述底部厚度和所述中間厚度彼此基本相等；以及

第二外延層，位于所述第一外延層上，其中，所述第二外延層的第二摻雜濃度不同于所述第一外延層的第一摻雜濃度。