[發明專利]一種基于FPGA的探測器讀出電子學系統

有效

• 申請號: 202210631795.0
• 申請日: 2022-06-07
• 公開（公告）號: CN114706116B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 胡坤;李玉英;李長裕
• 申請（專利權）人: 山東大學
• 主分類號: G01T7/00
• 分類號: G01T7/00;H03F1/34;H03K5/24
• 代理公司: 青島華慧澤專利代理事務所(普通合伙) 37247
• 代理人: 付秀穎

本發明公開了一種基于FPGA的探測器讀出電子學系統，包括多路QTC電路和多路數字部分，每一路QTC電路包括運算放大器、積分電容C_f、二極管和電阻R；數字部分包括電壓比較器和FPGA，所述運算放大器負輸入端分別連接電阻R、二極管、積分電容C_f和外部探測器，所述電阻R接電源V_dis，所述二極管和積分電容C_f并聯，且均接入運算放大器的輸出端，運算放大器的正向端連接電源V₊，其輸出端與電壓比較器的正向端連接，所述電壓比較器的負向端與電源V_Th連接，所述電壓比較器集成在FPGA上。其優點在于，本發明中的測量電路直接與粒子探測器的輸出電流脈沖相連，實現了電荷時間的直接轉換QTC。

技術領域

本申請屬于核電子學領域，具體涉及一種基于FPGA的多通道、高密度讀出電子學系統。

背景技術

目前，針對各種不同粒子探測器的信號讀出，采用最廣泛的是全波形數字化。在這種技術中，它首先將輸入的核信號進行積分成形，把弱信號變成可觀測的大幅度信號，隨后進行快速波形采樣，采樣后的信號送入可編程器件進行實時處理。當通道數目少時，這種技術發揮了很大優勢。隨著粒子探測器的發展，為了獲得高精度的定位性能，多通道粒子探測器應運而生。對于上百通道的高密度、多通道粒子探測器來說，全波形數字化技術將使探測器讀出電子學系統變得十分龐大。另一個解決辦法是采用專用集成電路ASIC芯片設計，它將所有復雜的功能都囊括在一款芯片里。ASIC芯片的功能非常強大，并且兼具通道多，功率低，抗輻照等優秀品質，但是導致其研發周期也是相當漫長，一般在5至10年的時間才能研發出一款具有針對性的、實用的ASIC芯片，并且造價很高，針對每一個應用場景都需要針對性的研究和開發。

發明內容

本發明針對現有多通道粒子探測器信號讀出方案中的缺陷，提出了一種緊湊型、低噪聲、兼備電荷和時間同時測量的粒子探測器信號讀出方案。其技術方案為，

一種基于FPGA的探測器讀出電子學系統，包括多路QTC電路和多路數字部分，每一路QTC電路包括運算放大器、積分電容C_f、二極管和電阻R；數字部分包括電壓比較器和FPGA，所述運算放大器負輸入端分別連接電阻R、二極管、積分電容C_f和外部探測器，所述電阻R接電源V_dis，所述二極管和積分電容C_f并聯，且均接入運算放大器的輸出端，運算放大器的正向端連接電源V₊，其輸出端與電壓比較器的正向端連接，所述電壓比較器的負向端與電源V_Th連接，所述電壓比較器集成在FPGA上。

優選的，所述FPGA上集成時間數字轉換器TDC，使用時間數字轉換器TDC對電壓比較器輸出的數字脈沖進行數字化。

優選的，FPGA內部采用SSTL接收器作為電壓比較器，閾值電源V_Th連接到對應Bank的V_REF引腳，在此Bank中，所有的I/O引腳共用一個V_Th。

優選的，負電流脈沖測量過程為：