[發(fā)明專利]一種基于FPGA的探測器讀出電子學系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202210631795.0
• 申請日: 2022-06-07
• 公開（公告）號: CN114706116B
• 公開（公告）日: 2022-08-26
• 發(fā)明（設(shè)計）人: 胡坤;李玉英;李長裕
• 申請（專利權(quán)）人: 山東大學
• 主分類號: G01T7/00
• 分類號: G01T7/00;H03F1/34;H03K5/24
• 代理公司: 青島華慧澤專利代理事務(wù)所(普通合伙) 37247
• 代理人: 付秀穎

1.一種基于FPGA的探測器讀出電子學系統(tǒng)，其特征在于，包括多路QTC電路和多路數(shù)字部分，每一路QTC電路包括運算放大器、積分電容C_f、二極管和電阻R；數(shù)字部分包括電壓比較器和FPGA，所述運算放大器負輸入端分別連接電阻R、二極管、積分電容C_f和外部探測器，所述電阻R接電源V_dis，所述二極管和積分電容C_f并聯(lián)，且均接入運算放大器的輸出端，運算放大器的正向端連接電源V₊，其輸出端與電壓比較器的正向端連接，所述電壓比較器的負向端與電源V_Th連接，所述電壓比較器集成在FPGA上；

負電流脈沖測量時，二極管的陽極接運算放大器的負向輸入端，陰極接運算放大器的輸出端；

正電流脈沖測量時，二極管的陰極接運算放大器的負向輸入端，陽極接運算放大器的輸出端。

2.根據(jù)權(quán)利要求1所述的一種基于FPGA的探測器讀出電子學系統(tǒng)，其特征在于，所述FPGA上集成時間數(shù)字轉(zhuǎn)換器TDC，使用時間數(shù)字轉(zhuǎn)換器TDC對電壓比較器輸出的數(shù)字脈沖進行數(shù)字化。

3.根據(jù)權(quán)利要求2所述的一種基于FPGA的探測器讀出電子學系統(tǒng)，其特征在于，F(xiàn)PGA內(nèi)部采用SSTL接收器作為電壓比較器，閾值電源V_Th連接到對應(yīng)Bank的V_REF引腳，在此Bank中，所有的I/O引腳共用一個V_Th。

4.根據(jù)權(quán)利要求3所述的一種基于FPGA的探測器讀出電子學系統(tǒng)，其特征在于，負電流脈沖測量過程為：

在靜態(tài)情況下，即沒有輸入電流脈沖的情況，i_D(t)=I_c(t)=0，I_diode(t)=I₀=V_dis/R，二極管導通，i_D(t)為探測器的輸出電流，i_c(t)是經(jīng)過積分電容C_f上電流，I_diode(t)為經(jīng)過二極管上的電流，I₀為經(jīng)過電阻R上的電流，此時，電源V₊等于二極管的導通電壓V_on，運算放大器的輸出基線是V₊減去V_on等于0V，二極管陽極電壓是V_on，陰極電壓是0V。