[發(fā)明專利]抗跌落振膜結(jié)構(gòu)芯片及其制備方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210607114.7
• 申請(qǐng)日: 2022-05-31
• 公開(kāi)（公告）號(hào): CN115022794A
• 公開(kāi)（公告）日: 2022-09-06
• 發(fā)明（設(shè)計(jì)）人: 邱冠勛;林圓紹
• 申請(qǐng)（專利權(quán)）人: 歌爾微電子股份有限公司
• 主分類號(hào): H04R31/00
• 分類號(hào): H04R31/00;H04R7/06
• 代理公司: 北京鴻元知識(shí)產(chǎn)權(quán)代理有限公司 11327
• 代理人: 袁文婷;張娓娓

1.一種抗跌落振膜結(jié)構(gòu)芯片，包括基板、設(shè)置在所述基板上的基底組件以及設(shè)置在所述基底組件上的振膜組件；其特征在于，

所述基底組件包括至少兩層上下疊設(shè)的基底層，其中，在相鄰的兩層所述基底層之間設(shè)置有緩沖連接層。

2.如權(quán)利要求1所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

在所述基底組件中，處于最上層的基底層為硅基底，除去最上層的基底層之外的所有基底層均為硅載板；其中，

所述振膜組件設(shè)置在所述硅基底上。

3.如權(quán)利要求2所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

所述基底組件具有內(nèi)部通孔，在所述通孔的內(nèi)側(cè)設(shè)置有加寬部。

4.如權(quán)利要求1所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

所述緩沖連接層由低楊氏系數(shù)芯片連接材料制成。

5.如權(quán)利要求4所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

所述低楊氏系數(shù)芯片連接材料包括5～10um的芯片粘接膜、環(huán)氧樹(shù)脂、底部填充膠、填充焊絲、電鍍焊錫凸塊/銅柱以及20～50um異方性導(dǎo)電膠中的至少一種。

6.如權(quán)利要求5所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

當(dāng)所述緩沖連接層的層數(shù)大于兩層時(shí)，不同的緩沖連接層所采用的低楊氏系數(shù)芯片連接材料相同，且不同的緩沖連接層的厚度相同。

7.如權(quán)利要求5所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

當(dāng)所述緩沖連接層的層數(shù)大于兩層時(shí)，不同的緩沖連接層所采用的低楊氏系數(shù)芯片連接材料不同，且不同的緩沖連接層的厚度不同。

8.如權(quán)利要求1至7中任意一項(xiàng)所述的抗跌落振膜結(jié)構(gòu)芯片，其特征在于，

所述振膜組件包括設(shè)置在所述基底組件上的振膜與背極板；其中，

在所述振膜與所述背極板之間設(shè)置有犧牲層。

9.一種如權(quán)利要求1至8中任意一項(xiàng)所述的抗跌落振膜結(jié)構(gòu)芯片的制備方法，其特征在于，所述方法包括：

分別拾取硅載板和MEMS晶片，其中，所述MEMS晶片包括振膜組件和設(shè)置在所述振膜組件底部的硅基底；

將所述硅載板定位在預(yù)設(shè)的載體晶圓上；

在所述硅載板上點(diǎn)緩沖連接膠，并在所述MEMS晶片上的硅基底的底面上點(diǎn)緩沖連接膠；

通過(guò)兩層所述緩沖連接膠將所述MEMS晶片與所述硅載板鍵合，并形成緩沖連接層；

將鍵合后的所述MEMS晶片自所述載體晶圓上取下，并鍵合到預(yù)設(shè)的基板上。

10.一種如權(quán)利要求1至8中任意一項(xiàng)所述的抗跌落振膜結(jié)構(gòu)芯片的制備方法，其特征在于，所述方法包括：

分別拾取硅載板和MEMS晶片，其中，所述MEMS晶片包括振膜組件和設(shè)置在所述振膜組件底部的硅基底；

將所述硅載板鍵合在預(yù)設(shè)的基板上；

在所述硅載板上點(diǎn)緩沖連接膠，并在所述MEMS晶片上的硅基底的底面上點(diǎn)緩沖連接膠；

通過(guò)兩層所述緩沖連接膠將所述MEMS晶片與所述硅載板鍵合，并形成緩沖連接層。